記憶装置

発明者： , , , , ,
出願人/特許権者：
代理人 (1件)：東島隆治
公報種別：公開公報
出願番号（国際出願番号）：特願2001-223576
公開番号（公開出願番号）：特開2003-036205
出願日： 2001年07月24日
公開日（公表日）： 2003年02月07日
要約：

【要約】【課題】記憶素子を複数含む記憶装置であり、用途に応じてデータ処理時の消費電流を低減し、かつ、データ処理速度を向上できる記憶装置、を提供する。【解決手段】コマンド識別部1aがホストHからのコマンドCMDを識別し、そのコマンド識別情報IDを制御モード決定部4へ出力する。制御モード決定部4はコマンド識別情報IDに応じて、並列に動作するフラッシュメモリの数を決定し、その決定値を制御モード信号Mによりフラッシュメモリ制御部2へ伝達する。その決定値が「2」の時、フラッシュメモリ制御部2はデータの書き込み/読み出しを、メモリ部3内の二つのフラッシュメモリ3a及び3bに対してパラレルに実行する。一方、上記の決定値が「1」の時、フラッシュメモリ制御部2はデータの書き込み/読み出しを、二つのフラッシュメモリ3a及び3bに対して交互に実行する。

請求項（抜粋）：

ホストからのコマンドを識別してそのコマンドの識別情報をコマンド識別信号として出力するためのコマンド識別部、を含み、前記ホストとの間で前記コマンドとデータとを通信するためのホストインタフェース;前記データを記憶するための、少なくとも二つ以上の記憶素子;(a) 並列に動作する前記記憶素子の数を制御モード信号により指示される数に制御し、(b) 前記コマンドに応じて前記データを、動作中の前記記憶素子へ書き込み、及び、動作中の前記記憶素子から読み出す、ための記憶素子制御部;並びに、前記並列に動作する記憶素子の数を前記コマンド識別信号に応じて決定し、その数を前記制御モード信号として前記記憶素子制御部へ与えるための制御モード決定部;を有する記憶装置。

IPC (5件)：

G06F 12/06 550 , G06F 12/06 515 , G06F 12/06 540 , G06F 12/00 597 , G11C 16/02

FI (5件)：

G06F 12/06 550 B , G06F 12/06 515 H , G06F 12/06 540 B , G06F 12/00 597 U , G11C 17/00 601 U

Fターム (5件)：

5B025AD04 , 5B025AD05 , 5B025AE05 , 5B025AE06 , 5B060CA12

引用特許：

審査官引用 (4件)

IC搭載カード及びカードシステム
公報種別：公開公報出願番号：特願平10-182707 出願人：株式会社エヌ・ティ・ティ・データ
半導体ディスク装置
公報種別：公開公報出願番号：特願平6-095126 出願人：株式会社東芝
消費エネルギー低減方法
公報種別：公開公報出願番号：特願平10-337003 出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション

全件表示

前のページに戻る