特許
J-GLOBAL ID：200903043388131817
ゲート制御回路の異常判定装置
発明者：
出願人/特許権者：
代理人 (1件)：
田澤 博昭 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-018146
公開番号（公開出願番号）：特開平5-183410
出願日： 1992年01月06日
公開日（公表日）： 1993年07月23日
要約：
【要約】【目的】 GTO素子のゲートドライブ回路の異常動作時に、ゲート信号発生回路のゲート信号側に原因がある場合の検出とその表示を可能にする。【構成】 オンゲート信号およびオフゲート信号のオン最小制限時間およびオフ最小制限時間を予め設定するタイマー回路4を設け、論理回路5にて該タイマー回路4からの出力信号と上記オンゲート信号およびオフゲート信号とを時間比較させ、該論理回路5の出力にもとづきゲート信号の異常を表示部6に表示させる。
請求項（抜粋）：
ゲート信号発生回路が出力するオンゲート信号およびオフゲート信号にもとづいて、それぞれオンゲート電流およびオフゲート電流を、ゲートターンオフ素子のゲートに入力するゲートドライブ回路と、上記オンゲート信号およびオフゲート信号のオン最小制限時間およびオフ最小制限時間を予め設定するタイマー回路と、該タイマー回路からの出力信号と上記オンゲート信号およびオフゲート信号とを時間比較する論理回路と、該論理回路の出力にもとづきゲート信号の異常を表示する表示部とを備えたゲート制御回路の異常判定装置。
IPC (3件)：
H03K 17/00
, G01R 31/26
, H03K 17/73
