特許

J-GLOBAL ID：200903043397602814

同時サーチ内容アドレス可能メモリ回路のための装置および方法

発明者： ジョン・アショア・ロシュク ,  チャーリー・マイケル・パークス ,  マーク・フランクリン ,  ケニス・ウェイド・ジョーンズ
出願人/特許権者： モトローラ・インコーポレイテッド
代理人 (1件)： 池内 義明
公報種別：公開公報
出願番号（国際出願番号）：特願平9-276556
公開番号（公開出願番号）：特開平10-126422
出願日： 1997年09月24日
公開日（公表日）： 1998年05月15日
要約：

【要約】【課題】 簡単な構成で実施できる内容アドレス可能メモリ回路および交換識別子の同時サーチを可能にする。【解決手段】 ATMヘッダを含む基準ワードの内容に対応する出力ワードが生成される内容アドレス可能メモリ回路100を実施するための回路および方法が提供される。第1の態様では、2進サーチ論理回路104がメモリアレイ101を2進サーチして内容が基準ワードに等しい整合ワードを検出する。出力信号は整合が検出されたかあるいはメモリアレイ101の2進サーチを整合ワードのロケーションアドレスの上または下のアドレスで継続すべきことを示す。第2の態様では、内容アドレス可能メモリ回路100は交換識別子、仮想回路識別子および仮想経路識別子の同時サーチを行いATMヘッダに対して仮想経路接続または仮想回路接続が存在するか否かを判定する。

請求項（抜粋）：

内容アドレス可能メモリ(CAM)を実施する方法であって、第1のメモリアレイおよび第2のメモリアレイを提供する段階であり、前記第1のメモリアレイは整合ワードを備えかつ前記第2のメモリアレイはリンクワードを備えるもの、基準ワードを前記CAMに提供する段階、前記第1のメモリアレイを2進サーチして前記基準ワードに等しい整合ワードを検出する段階、そして前記第2のメモリアレイから前記整合ワードに対応するリンクワードを出力する段階、を具備することを特徴とする内容アドレス可能メモリ(CAM)を実施する方法。

IPC (3件)：

H04L 12/28 ,  G06F 17/30 ,  G11C 15/04 631

FI (3件)：

H04L 11/20 D ,  G11C 15/04 631 F ,  G06F 15/403 350 D

引用特許：

審査官引用 (1件)

• 特開平3-079136