特許

J-GLOBAL ID：200903043406992914

半導体集積回路装置

発明者： 仲家 有紀子 ,  森 直己
出願人/特許権者： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
代理人 (1件)： 柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-271945
公開番号（公開出願番号）：特開平8-139275
出願日： 1994年11月07日
公開日（公表日）： 1996年05月31日
要約：

【要約】【目的】 半導体集積回路装置に関し、ゲートアレイ或いはゲートマスタースライス用の半導体集積回路装置における抵抗の占有面積を大きくすることなく、幅広い所望の抵抗値の抵抗を得る。【構成】 半導体基板1上に、予め屈曲した形状の単位薄膜抵抗パターン2を設けておき、コンタクトホール3を設ける位置、及び、対向するコンタクトホール3間を接続する接続配線層の組み合わせにより、所望の抵抗値の集積化抵抗を形成する。

請求項（抜粋）：

ゲートアレイ或いはゲートマスタースライス用の半導体集積回路装置において、半導体基板上に予め屈曲した形状の単位薄膜抵抗パターンを形成し、コンタクトホールを設ける位置、及び、対向する前記コンタクトホール間を接続する接続配線層の組み合わせにより、所望の抵抗値の集積化抵抗を構成したことを特徴とする半導体集積回路装置。

IPC (3件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 27/118

FI (3件)：

H01L 27/04 P ,  H01L 21/82 M ,  H01L 27/04 V