特許

J-GLOBAL ID：200903043425685860

半導体装置およびその製造方法

発明者： 辰巳 徹
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 金田 暢之 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-302207
公開番号（公開出願番号）：特開2001-127258
出願日： 1999年10月25日
公開日（公表日）： 2001年05月11日
要約：

【要約】【課題】 本発明は、素子構造が微小化された場合であっても、特性および信頼性に優れた容量素子を有する半導体装置およびその製造方法を提供することを目的とする。【解決手段】 ABO3で表されるペロブスカイト型の金属酸化物誘電体膜を形成する際に、絶縁膜上に下部電極材料膜を成膜した後、下部電極を形成すると同時に、下部電極アレイ最外周から10μm程度以下の距離を隔てて、20μm以上の幅で結晶化補助のための導電膜305を形成し、その上に金属酸化物誘電体膜を形成する。

請求項（抜粋）：

半導体基板上に、下部電極、ABO3で表されるペロブスカイト型の金属酸化物誘電体膜および上部電極が順に積層された容量素子が複数個集まったアレイ領域を有する半導体装置において、前記金属酸化物誘電体膜の成膜の際に成膜活性種形成の触媒作用のある材料で形成された結晶化補助導電膜が、前記アレイ領域の最外周の下部電極から成膜活性種の拡散距離以下の距離を隔てて、アレイ領域から外側に結晶核形成可能な幅以上の幅で形成されていることを特徴とする半導体装置。

IPC (6件)：

H01L 27/10 451 ,  H01L 21/316 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/108 ,  H01L 21/8242

FI (4件)：

H01L 27/10 451 ,  H01L 21/316 X ,  H01L 27/04 C ,  H01L 27/10 651

Fターム (36件)：

5F038AC04 ,  5F038AC05 ,  5F038AC15 ,  5F038AC18 ,  5F038CA18 ,  5F038EZ14 ,  5F038EZ20 ,  5F058BA11 ,  5F058BA20 ,  5F058BC03 ,  5F058BC04 ,  5F058BC20 ,  5F058BF04 ,  5F058BF06 ,  5F058BF27 ,  5F058BF29 ,  5F058BF37 ,  5F058BG01 ,  5F058BG02 ,  5F058BJ01 ,  5F083GA12 ,  5F083GA21 ,  5F083JA13 ,  5F083JA14 ,  5F083JA15 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083MA06 ,  5F083MA17 ,  5F083PR21 ,  5F083PR40 ,  5F083ZA28 ,  5F083ZA30