特許
J-GLOBAL ID：200903043426459600

リセット回路

発明者：
梅津 浩二

梅津 浩二 について

, 
鹿島 雅人

鹿島 雅人 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について

, 
富士電機株式会社

富士電機株式会社 について


代理人 (1件)： 小池 晃 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-195982
公開番号（公開出願番号）：特開2000-031806
出願日： 1998年07月10日
公開日（公表日）： 2000年01月28日
要約：
【要約】【課題】 アナログ・デジタル混在の集積回路を高速で確実にリセットすることができるリセット回路を提供する。を提供する。【解決手段】 外部から供給される電源によって作動する基準電圧生成回路1により生成される基準電圧に基づいて、第1のリセット信号生成回路2により上記外部からの電源の供給開始時に第1のリセット信号を生成するとともに、第2のリセット信号生成回路3により上記外部からの電源の供給停止時に第2のリセット信号を生成し、ORゲート回路4により各リセット信号の論理和をとってリセット信号とする。
請求項（抜粋）：
集積回路を含む電子回路のリセット信号を生成するリセット回路において、外部から供給される電源によって作動して基準の電圧を生成する基準電圧生成手段と、上記外部からの電源の供給開始時に上記基準電圧生成手段により生成された基準電圧に基づいて第1のリセット信号を生成する第1のリセット信号生成手段と、上記外部からの電源の供給停止時に上記基準電圧生成手段により生成された基準電圧に基づいて第2のリセット信号を生成する第2のリセット信号生成手段と、上記第1及び第2のリセット信号生成手段により生成される各リセット信号の論理和をとるORゲート手段とを備え、上記ORゲート手段による論理和出力をリセット信号として出力することを特徴とするリセット回路。
Fターム (18件)：
5J055AX21 ,  5J055AX57 ,  5J055BX41 ,  5J055DX01 ,  5J055EX21 ,  5J055EX22 ,  5J055EX26 ,  5J055EY03 ,  5J055EZ10 ,  5J055EZ25 ,  5J055EZ28 ,  5J055EZ34 ,  5J055EZ51 ,  5J055FX32 ,  5J055FX38 ,  5J055FX40 ,  5J055GX02 ,  5J055GX04
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM