特許
J-GLOBAL ID：200903043458231776
バッファ回路用のサポート・チップを備えた半導体パッケージ
発明者：
,
出願人/特許権者：
代理人 (1件)：
合田 潔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-059013
公開番号（公開出願番号）：特開平10-041458
出願日： 1997年03月13日
公開日（公表日）： 1998年02月13日
要約：
【要約】【課題】 ESD保護回路およびデカップリング・コンデンサ、ドライバ、レシーバなどの他のバッファ回路を、コア集積回路チップ上の領域を消費することなく提供する。【解決手段】 本発明の半導体パッケージは、CMOSコア集積回路チップ20、サポート・チップ22、および外部接続のためのリード線34を含む。サポート・チップは、コア集積回路チップおよびリード線への電気的接続のために、ESD保護回路、デカップリング・コンデンサ、ドライバ、レシーバなどのリード・バッファ回路をもつ。これらのリード・バッファ回路をコア・チップから移動させ、別のサポート・チップ上に設けることによって、コア集積回路チップの歩留まりおよび性能が改善される。
請求項（抜粋）：
半導体パッケージであって、外部接触のためのリード線を有するキャリアと、コア集積回路チップおよび細長いサポート集積回路チップと、を有し、前記細長いサポート・チップが最低4である長さと幅の比を有し、前記細長いサポート・チップが、前記コア集積回路チップおよび前記リード線に電気的に接続されたリード・バッファ回路を含む、半導体パッケージ。
引用特許：
前のページに戻る
