特許

J-GLOBAL ID：200903043459270147

電界効果トランジスタの製造方法

発明者： 向井 幹雄
出願人/特許権者： ソニー株式会社
代理人 (1件)： 土屋 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平7-124411
公開番号（公開出願番号）：特開平8-298324
出願日： 1995年04月25日
公開日（公表日）： 1996年11月12日
要約：

【要約】【目的】 電流駆動能力及び相互コンダクタンスが高く動作も高速な電界効果トランジスタを低コストで製造する。【構成】 Si基体21中へ不純物23及び酸素25をイオン注入してゲート電極としての不純物層24及びゲート絶縁層としてのSiO2 層26を形成し、Si基体21をエッチングして活性領域としての柱状部31を形成する。また、柱状部31の露出面にゲート絶縁層としてのSiO2 層を形成し、柱状部31の上面及び両側面にゲート電極としての多結晶Si層を形成する。このため、活性領域を囲む4つの面に対してゲート電極を形成しているにも拘らず、結晶性の優れた活性領域を有する電界効果トランジスタを1枚のウェハで製造できる。

請求項（抜粋）：

半導体基体の深さ方向に互いに接しており相対的に深い位置に埋め込まれた第1のゲート電極と相対的に浅い位置に埋め込まれた第1のゲート絶縁層とを前記半導体基体中へのイオン注入で形成する工程と、前記半導体基体のうちで前記第1のゲート電極と交差する柱状部を残して前記第1のゲート絶縁層の深さまで前記半導体基体を削除する工程と、前記柱状部の露出面に第2のゲート絶縁層を形成する工程と、前記柱状部のうちで前記第1のゲート電極と交差する部分の少なくとも2つの面における前記第2のゲート絶縁層に接する第2のゲート電極を形成する工程とを具備することを特徴とする電界効果トランジスタの製造方法。

IPC (2件)：

H01L 29/78 ,  H01L 21/336

FI (2件)：

H01L 29/78 301 Y ,  H01L 29/78 301 G