特許

J-GLOBAL ID：200903043461252792

非同期センシング差動論理回路

発明者： バイ-スン コン
出願人/特許権者： ヒュンダイ マイクロエレクトロニクス カンパニー リミテッド
代理人 (1件)： 笹島 富二雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-247894
公開番号（公開出願番号）：特開2000-188538
出願日： 1999年09月01日
公開日（公表日）： 2000年07月04日
要約：

【要約】【課題】非同期パイプライン回路で電力消耗量を低減し得る非同期センシング差動論理回路を提供する。【解決手段】前段の要求信号REQINと次段のための要求信号REQOUTとにより、第1入力イネーブル信号Eiを出力する制御部201と、第1入力イネーブル信号Eiにより入力データDATAINを演算して出力信号OUT,/OUTを出力すると共に、第1出力イネーブル信号Eoを出力する機能部202と、次段からの承認信号ACKIN及び機能部202からの第1出力イネーブル信号Eoを入力して、次段のための要求信号REQOUT及びデータDATAOUTを出力するラッチ部203と、を包含して構成する。

請求項（抜粋）：

ハンドシェーキング動作を行うための前段からの要求信号と次段への要求信号とに応じて、前記ハンドシェーキング動作を制御する制御信号を出力する制御部と、該制御部からの制御信号によりハンドシェーキング動作を行い、前段からの入力データを論理演算して出力すると共に、該出力データのラッチ動作を制御するためのラッチ制御信号及び前段への承認信号を出力する機能部と、次段からの承認信号及び前記機能部からのラッチ制御信号により、前記機能部からのデータをラッチして出力すると共に、前記次段への要求信号を出力するラッチ部と、を包含して構成されることを特徴とする非同期センシング差動論理回路。