特許

J-GLOBAL ID：200903043469453134

半導体装置の実装方法

発明者： 高山 佳久 ,  小西 正夫
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-150079
公開番号（公開出願番号）：特開平7-022465
出願日： 1993年06月22日
公開日（公表日）： 1995年01月24日
要約：

【要約】【目的】 各種電気機器に使用される半導体装置と回路基板との電気的接続に関し、特に半導体装置をフェースダウンにより実装する際に、配線導体とのマッチング、歩留り、無洗浄化を解決し、汎用性が高くかつ信頼性の高い実装方法を提供することを目的とする。【構成】 半導体装置1の電極パッド部2上に形成されたバンプ電極3と、回路基板6上に形成された厚膜端子電極部5とを、銀・ガラス・有機バインダーから構成された導電性ペースト4で接着する。導電性ペーストの脱バインダー、焼成処理によって、ガラス分を含む厚膜端子電極部5とのマッチングがとれた強固な接続が得られる。

請求項（抜粋）：

半導体装置の電極パッド上にバンプ電極を備え、ガラスを含む無機物の導電性材料と有機バインダーとからなる導電性ペーストを介して、前記バンプ電極と回路基板上の厚膜端子電極部とを接着し、前記有機バインダーの脱バインダー及び焼成処理により前記導電性ペーストを焼結させて、前記バンプ電極と厚膜端子電極部とを固定することを特徴とする半導体装置の実装方法。

IPC (3件)：

H01L 21/60 311 ,  H01L 21/321 ,  H01L 21/52

FI (2件)：

H01L 21/92 B ,  H01L 21/92 F