高誘電率膜上のシリコンオキサイドキャップ

発明者： , ,
出願人/特許権者：
代理人 (3件)：三枝英二 , 掛樋悠路 , 斎藤健治
公報種別：公開公報
出願番号（国際出願番号）：特願2006-075410
公開番号（公開出願番号）：特開2006-310801
出願日： 2006年03月17日
公開日（公表日）： 2006年11月09日
要約：

【課題】高kゲート絶縁膜上のドープされたシリコンゲート間に短絡をもたらす欠陥、トラッピングを回避する、前記高kゲート絶縁膜および前記高kゲート絶縁膜上のシリコンオキサイド膜の製造法を提供する。【解決手段】原子層堆積プロセスを用いて基板上に高kゲート絶縁材料を堆積することを包含する、半導体基板上に集積回路構造を形成するための方法。シリコンオキサイドキャッピング層は、高速熱化学蒸着プロセスにおいてゲート絶縁材料上に堆積される。ゲート電極は、シリコンオキサイドキャッピング層上に形成される。【選択図】図8

請求項（抜粋）：

原子層堆積プロセスを用いて、半導体基板上にゲート絶縁膜を堆積すること(ここで、ゲート絶縁膜は、高k材料を含有する); ケイ素供給源ガス及び酸素供給源ガスとしてそれぞれSiH4及びN2Oを用いて、高速熱化学蒸着プロセスにおいて、ゲート絶縁材料上にシリコンオキサイド層を堆積すること;及びシリコンオキサイド層上にゲート電極を形成すること、を包含する、半導体基板上に集積回路構造を形成するための方法。

IPC (8件)：

H01L 29/78 , H01L 29/786 , H01L 21/336 , H01L 21/316 , H01L 21/318 , C23C 16/42 , H01L 27/04 , H01L 21/822

FI (10件)：

H01L29/78 301G , H01L29/78 617V , H01L29/78 617T , H01L29/78 617U , H01L21/316 X , H01L21/318 C , H01L21/316 M , H01L21/318 M , C23C16/42 , H01L27/04 C

Fターム (76件)：

4K030AA01 , 4K030AA03 , 4K030AA06 , 4K030BA09 , 4K030BA10 , 4K030BA17 , 4K030BA18 , 4K030BA22 , 4K030BA29 , 4K030BA35 , 4K030BA42 , 4K030BA43 , 4K030BA44 , 4K030BA55 , 4K030BB03 , 4K030BB12 , 4K030CA04 , 4K030CA12 , 4K030EA03 , 4K030FA10 , 4K030JA10 , 4K030JA12 , 4K030LA02 , 4K030LA15 , 5F038AC16 , 5F038AC18 , 5F038DF05 , 5F038EZ14 , 5F038EZ20 , 5F058BA01 , 5F058BC02 , 5F058BC03 , 5F058BC11 , 5F058BD01 , 5F058BD02 , 5F058BD04 , 5F058BD05 , 5F058BD15 , 5F058BF02 , 5F058BF24 , 5F058BF29 , 5F058BF37 , 5F058BF62 , 5F058BF63 , 5F058BF73 , 5F058BJ01 , 5F110AA26 , 5F110CC02 , 5F110DD05 , 5F110FF01 , 5F110FF02 , 5F110FF09 , 5F110FF27 , 5F110FF29 , 5F110GG02 , 5F110GG12 , 5F140AA14 , 5F140AA39 , 5F140AC32 , 5F140AC36 , 5F140BD01 , 5F140BD02 , 5F140BD04 , 5F140BD05 , 5F140BD11 , 5F140BD12 , 5F140BD13 , 5F140BE07 , 5F140BE09 , 5F140BE10 , 5F140BF01 , 5F140BF04 , 5F140BF33 , 5F140BF34 , 5F140BG28 , 5F140CE10

前のページに戻る