特許

J-GLOBAL ID：200903043476767098

p-ドープされかつエピタキシャル被覆された、シリコンからなる半導体ウェハの製造方法

発明者： ヴィルフリート フォン アモン ,  中居 克彦 ,  マルティン ヴェーバー ,  ヘルベルト シュミット ,  碇 敦
出願人/特許権者： ジルトロニック アクチエンゲゼルシャフト
代理人 (8件)： 矢野 敏雄 ,  山崎 利臣 ,  久野 琢也 ,  杉本 博司 ,  星 公弘 ,  二宮 浩康 ,  アインゼル・フェリックス=ラインハルト ,  ラインハルト・アインゼル
公報種別：公開公報
出願番号（国際出願番号）：特願2007-271686
公開番号（公開出願番号）：特開2008-100906
出願日： 2007年10月18日
公開日（公表日）： 2008年05月01日
要約：

【解決手段】シリコン単結晶をチョクラルスキー法により引き上げ、前記引き上げの間にホウ素、水素及び窒素でドープし、かつエピタキシャル被覆されたp-ドープされた半導体ウェハに加工する、p-ドープされかつエピタキシャル被覆された半導体ウェハの製造方法【効果】本発明の方法により製造されたエピウェハは、そのゲッター能力及び低い層欠陥密度のために、大規模集積電子素子の作成に適している【選択図】図13

請求項（抜粋）：

チョクラルスキー法を用いてシリコン単結晶を引き上げ、 前記単結晶の引き上げの間に、前記単結晶をホウ素、水素及び窒素でドーピングし、 酸素濃度COに従って単結晶中の窒素の濃度を制御し、 前記単結晶を加工して、p-ドープされた半導体ウェハを形成させ、 及び前記半導体ウェハをエピタキシャル被覆すること を有する、p-ドープされかつエピタキシャル被覆された、シリコンからなる半導体ウェハの製造方法。

IPC (2件)：

C30B 29/06 ,  C30B 15/04

FI (2件)：

C30B29/06 502H ,  C30B15/04

Fターム (18件)：

4G077AA02 ,  4G077AA03 ,  4G077AB01 ,  4G077BA04 ,  4G077CF10 ,  4G077EB01 ,  4G077EB04 ,  4G077EB06 ,  4G077EC09 ,  4G077ED06 ,  4G077EH05 ,  4G077HA06 ,  4G077HA12 ,  4G077PA06 ,  4G077PB02 ,  4G077PB05 ,  4G077PB07 ,  4G077PB14

引用特許：

出願人引用 (1件)

• EP 1 143 045 A1
  

審査官引用 (1件)

• シリコン単結晶の製造方法
  公報種別：公開公報   出願番号：特願2005-208527   出願人：株式会社SUMCO