特許

J-GLOBAL ID：200903043479298242

中央処理装置 CPU とシステムバスを有するワークステーションすなわちサーバ

発明者： ジョン・ワトキンズ ,  ウイリアム・シイ・ヴァン・ルウ ,  クルト・ミッチエルズ
出願人/特許権者： サン・マイクロシステムズ・インコーポレーテッド
代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平3-228200
公開番号（公開出願番号）：特開平6-095981
出願日： 1991年04月12日
公開日（公表日）： 1994年04月08日
要約：

【要約】 (修正有)【目的】 サーバで、「ループバック」バス制御論理を付加して、標準システムバス、およびこのバスが取り付けられるI/O装置、の試験可能性を改善する。【構成】 中央処理装置(CPU)、メモリ管理装置(MMU)と、キャッシュサブシステム、主記憶装置、メモリサブシステムキャッシュおよび主記憶装置と外部装置の間でデータを転送するための入力/出力(I/O)サブシステムを含む。「ループバック」バス制御論理は、標準システムバスインターフェイスがバスマスタインターフェイスとバススレーブインターフェイスであるという事を利用する。CPUにシステムバスインターフェイスに対する折り返し試験モードを可能および不能にさせるための手段を設け、折り返し試験モードが可能にされているCPUに標準的なシステムバスインターフェイスに対するプログラムされたI/Oアクセスを行うために利用されるデータ路と制御器を機能的に試験させるための手段とを有するようにした。

請求項（抜粋）：

中央処理装置(CPU)に、システムバスインターフェイスに対する折り返し試験モードを可能および不能にさせるための手段と、折り返し試験モードが可能にされているCPUに、標準的なシステムバスインターフェイスに対するプログラムされたI/Oアクセスを行うために通常利用されるデータ路と制御器を機能的に試験させるための手段と、を備える中央処理装置(CPU)とシステムバスを有するワークステーションすなわちサーバ。

引用特許：

審査官引用 (3件)

• 特開昭58-149529
  
• 特開昭53-132953
  
• 特公昭50-040745