特許

J-GLOBAL ID：200903043491742891

乱数発生方法及び乱数発生回路配置

発明者： ボードー アルベルト ,  クラウズ ベッテル
出願人/特許権者： ゲーアーオー ゲシェルシャフト ファー アウトマシオン ウント オルガニザシオン エムベーハー
代理人 (1件)： 村田 幹雄
公報種別：公開公報
出願番号（国際出願番号）：特願平3-089628
公開番号（公開出願番号）：特開平7-311673
出願日： 1991年03月28日
公開日（公表日）： 1995年11月28日
要約：

【要約】【目的】 予想可能性及び関数的リンクという点において、乱数の品質を向上させる。【構成】 各命令毎に乱数を決定するため、処理ユニット及び入力を蓄積するメモリに乱数を発生させるための乱数発生方法において、乱数の計算及びこの計算に含まれたデータとは独立した、外部から処理ユニットに届いた事象によって決定されるデータによって、入力の少くとも一部分が修正される。

請求項（抜粋）：

各命令毎に乱数を決定するため、処理ユニット及び入力を蓄積するメモリに乱数を発生させるための乱数発生方法において、乱数の計算及びこの計算に含まれたデータとは独立した、外部から前記処理ユニットに届いた事象によって決定されるデータによって、入力の少くとも一部分が修正されることを特徴とする乱数発生方法。

IPC (2件)：

G06F 7/58 ,  G09C 1/00

引用特許：

審査官引用 (4件)

• 特開昭64-084334
  
• 特開昭63-098027
  
• 特開昭61-109142
  
• 特開平2-056631