特許
J-GLOBAL ID:200903043499899188
半導体装置の製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
稲岡 耕作 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-268947
公開番号(公開出願番号):特開2001-093845
出願日: 1999年09月22日
公開日(公表日): 2001年04月06日
要約:
【要約】【課題】半導体基板の表面が処理室内の雰囲気にさらされることを可及的に防止することにより、半導体基板およびその表面に形成される半導体層の結晶性の向上を図る。【解決手段】第1および第2の半導体ウエハW1,W2は、スペーサSを介して上下に重ね合わせた状態で処理容器1内に配置される。スペーサSの側方の導入口15から溶融半導体材料30が供給されると、第1の半導体ウエハW1は処理容器1の底部に沈み、その上面W1aが溶融半導体材料30に接触する。一方、第2の半導体ウエハW2は、溶融半導体材料30の表面30aに浮遊し、その下面W2aが半導体材料30に接触する。これにより、第1および第2の半導体ウエハW1,W2の表面に、半導体層がエピタキシャル成長させられる。
請求項(抜粋):
第1の半導体基板と第2の半導体基板とをスペーサを介して上下に重ね合わせた状態で処理容器内に配置する工程と、処理容器内に溶融半導体材料を供給して、前記第1の半導体基板の上面を前記処理容器の底部において前記溶融半導体材料に接触させるとともに、前記第2の半導体基板を前記溶融半導体材料の表面付近に浮遊させてその下面を前記溶融半導体材料に接触させることにより、前記第1の半導体基板の上面および前記第2の半導体基板の下面に半導体層をエピタキシャル成長させるエピタキシャル成長工程とを含むことを特徴とする半導体装置の製造方法。
IPC (2件):
FI (2件):
H01L 21/208 L
, H01L 33/00 B
Fターム (23件):
5F041AA40
, 5F041CA37
, 5F041CA63
, 5F053AA03
, 5F053AA26
, 5F053AA44
, 5F053BB04
, 5F053BB13
, 5F053BB14
, 5F053BB23
, 5F053BB52
, 5F053BB53
, 5F053BB60
, 5F053DD03
, 5F053DD07
, 5F053DD20
, 5F053FF01
, 5F053GG01
, 5F053HH01
, 5F053HH04
, 5F053LL02
, 5F053RR03
, 5F053RR11
前のページに戻る