特許

J-GLOBAL ID：200903043520639094

印加パターン設定回路

発明者： 射羽 徹
出願人/特許権者： 株式会社アドバンテスト
公報種別：公開公報
出願番号（国際出願番号）：特願平6-305329
公開番号（公開出願番号）：特開平8-082659
出願日： 1994年09月12日
公開日（公表日）： 1996年03月26日
要約：

【要約】【目的】 異なるアドレスを有する複数の被測定デバイスを測定する場合に、共通なパターン発生により全デバイスを同時測定できる印加パターン設定回路を提供する。【構成】 被測定デバイスに対応した、各反転制御信号により、パターン発生器1からの印加信号を反転する、出力反転回路(301、302、303、304)を設けて、全被測定デバイス共通のパターン信号を被測定デバイス個別のパターン信号に変換するように、印加パターン設定回路を構成する。この出力反転回路の構成として、印加信号を反転するインバータを設け、当該反転制御信号により、当該インバータ出力か当該インバータ入力信号かを選択出力するセレクタを設けて印加パターン設定回路を構成しても良い。

請求項（抜粋）：

被測定デバイス(41、42、43、44)に対応した、各反転制御信号(319、320、321、322)により、パターン発生器(1)からの印加信号を反転する、出力反転回路(301、302、303、304)を設け、複数の当該出力反転回路から成り、全被測定デバイス共通のパターン信号を被測定デバイス個別のパターン信号に変換する複数の出力分岐部(31、32、3n)を設けたことを特徴とする印加パターン設定回路。

IPC (2件)：

G01R 31/3183 ,  G11C 29/00 303