特許

J-GLOBAL ID：200903043525307065

コンパレータ回路

発明者： 藤井 優孝
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 服部 毅巖
公報種別：公開公報
出願番号（国際出願番号）：特願2000-076329
公開番号（公開出願番号）：特開2001-267893
出願日： 2000年03月14日
公開日（公表日）： 2001年09月28日
要約：

【要約】【課題】 出力電圧の立ち下がり時間を短くして高速化を図ることができるコンパレータ回路を提供することを目的とする。【解決手段】 差動型コンパレータ回路の出力段は、定電流回路の出力段バイアス部1と、スイッチSW1および出力信号増幅からなる出力部2とで構成され、出力段バイアス部1と出力部2との接続部から分岐しスイッチSW1とは互いに逆相動作するスイッチSW2と抵抗R1とで構成するバイパス部3を接続する。コンパレータ回路出力電圧が電源電圧からグランド電位への変化時に、出力段バイアス部1のバイアス電流をバイパス部3に流すことで、出力信号増幅部の電流i5が負荷CLの放電電流i6のみとなり、出力信号増幅部のトランジスタサイズを小さくでき、ゲート寄生容量が小さくなることで、入力段出力信号に対する出力信号増幅部の応答を従来回路よりも速くすることができる。

請求項（抜粋）：

差動型の入力段および出力段から構成されるコンパレータ回路において、前記出力段を、電源とグランドとの間で直列に接続される定電流回路、第1スイッチおよび出力信号増幅回路で構成し、前記定電流回路と第1スイッチとの接続部とグランドとの間に前記第1スイッチとは互いに逆相動作する第2スイッチと抵抗とで構成されるバイパス経路が接続されていることを特徴とするコンパレータ回路。

IPC (3件)：

H03K 5/08 ,  G01R 19/165 ,  H03F 3/45

FI (3件)：

H03K 5/08 E ,  G01R 19/165 A ,  H03F 3/45 A

Fターム (32件)：

2G035AA13 ,  2G035AD03 ,  2G035AD10 ,  2G035AD47 ,  2G035AD56 ,  5J039DA09 ,  5J039KK17 ,  5J039MM03 ,  5J066AA01 ,  5J066AA12 ,  5J066CA18 ,  5J066CA65 ,  5J066CA92 ,  5J066FA11 ,  5J066FA18 ,  5J066HA02 ,  5J066HA10 ,  5J066HA17 ,  5J066HA18 ,  5J066HA25 ,  5J066HA29 ,  5J066HA39 ,  5J066KA05 ,  5J066KA09 ,  5J066KA12 ,  5J066MA21 ,  5J066ND01 ,  5J066ND14 ,  5J066ND22 ,  5J066ND23 ,  5J066PD01 ,  5J066TA06