特許

J-GLOBAL ID：200903043558506713

テスト回路およびテスト回路生成装置、テスト回路生成方法およびその記録媒体

発明者： 中村 芳行
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 高橋 詔男 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-297453
公開番号（公開出願番号）：特開2001-116804
出願日： 1999年10月19日
公開日（公表日）： 2001年04月27日
要約：

【要約】【課題】 テスト時間を短縮し、パタン長と外部端子数を削減した集積回路装置のテスト回路を提供する。【解決手段】 第1と第2の被テスト回路の間に設定され、該第1と第2の被テスト回路に対し、テストを行うテスト回路であって、外部から入力されるテストモード信号に基づき、前記第1の被テスト回路から出力される第1の出力信号または前記第2の被テスト回路から出力される第2の出力信号またはテスト信号を選択し、選択された信号をデータとして一時記憶し、前記第2のテストモード信号に基づき、前記一時記憶したデータまたは前記第2の出力信号を選択し、前記第1の被テスト回路へ設定し、第3のテストモード信号に基づき、前記一時記憶したデータあるいは前記第1の出力信号を選択し、前記第2の被テスト回路へ出力する。

請求項（抜粋）：

第1と第2の被テスト回路の間に設定され、該第1と第2の被テスト回路に対し、テストを行うテスト回路であって、外部から入力されるテストモード信号に基づき、前記第1の被テスト回路から出力される第1の出力信号または前記第2の被テスト回路から出力される第2の出力信号またはテスト信号を選択し選択された信号をデータとして一時記憶し、第2のテストモード信号に基づき、前記一時記憶したデータまたは前記第2の出力信号を選択し前記第1の被テスト回路へ設定し、第3のテストモード信号に基づき、前記一時記憶したデータあるいは前記第1の出力信号を選択し前記第2の被テスト回路へ設定し、前記一時記憶したデータをテスト結果として出力することを特徴とするテスト回路。

IPC (2件)：

G01R 31/28 ,  G06F 11/22 360

FI (3件)：

G06F 11/22 360 P ,  G01R 31/28 V ,  G01R 31/28 G

Fターム (12件)：

2G032AA01 ,  2G032AB02 ,  2G032AC10 ,  2G032AD05 ,  2G032AE12 ,  2G032AK14 ,  2G032AK15 ,  2G032AL05 ,  5B048AA20 ,  5B048CC18 ,  5B048DD05 ,  5B048FF01