特許
J-GLOBAL ID:200903043562249288
半導体装置
発明者:
出願人/特許権者:
代理人 (1件):
長谷川 芳樹 (外4名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-219537
公開番号(公開出願番号):特開平11-068029
出願日: 1997年08月14日
公開日(公表日): 1999年03月09日
要約:
【要約】【課題】表面、裏面から侵入する外来雑音を遮断できる半導体装置を提供する。【解決手段】半導体装置1は、素子形成面に設けられるチップ表面導電層12、素子形成面の裏面となるチップ裏面に形成されるチップ裏面導電層8、素子形成面側からチップ裏面側に貫通して設けられるビア接続孔を介してチップ裏面導電層8とチップ表面導電層12とを電気的に接続するビア導電部10、を有する半導体チップ6と、半導体チップ6と対向する部分に設けられるシールド導電層16、半導体チップ6と対向する対向面の裏面に設けられる基板裏面導電層24、対向面から基板裏面に貫通するスルーホールを介して基板裏面導電層24とシールド導電層16とを電気的に接続するスルーホール導電部26、を有し、半導体チップ6をフリップチップ実装する絶縁性基板2と、シールド導電層16とチップ表面導電層12とを電気的に接続するであるバンプ電極18とを備える。
請求項(抜粋):
素子形成面に設けられるチップ表面導電層、前記素子形成面の裏面となるチップ裏面に形成されるチップ裏面導電層、前記素子形成面側から前記チップ裏面側に貫通するビア接続孔を介して前記チップ裏面導電層と前記チップ表面導電層とを電気的に接続するビア導電部、を有する半導体チップと、素子形成面を対向させて前記半導体チップが実装され、前記半導体チップと対向する部分にシールド導電層を有する半導体チップ搭載部材と、前記シールド導電層と前記チップ表面導電層とを電気的に接続する接続部材と、を備えることを特徴とする半導体装置。
IPC (3件):
H01L 23/58
, H01L 21/60 311
, H01L 31/02
FI (3件):
H01L 23/56 Z
, H01L 21/60 311 Q
, H01L 31/02 B
前のページに戻る