特許
J-GLOBAL ID：200903043578072639
端配列インプラント及び覆いの金属に接続された電極を有する電荷結合素子の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
伊東 忠彦 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-199460
公開番号（公開出願番号）：特開平9-116136
出願日： 1996年07月29日
公開日（公表日）： 1997年05月02日
要約：
【要約】 (修正有)【課題】 クロックされたCCD位相間の導電性を向上し、CCDシフトレジスタ内の望ましくない光の制御を向上した2相CCDデバイスの改善された製造方法を提供する。【解決手段】 第一の導電性細片30a間の領域に第一又は第二の導電性型のイオンを更にインプラントし、次に第一の絶縁層により第一の導電性細片から電気的に隔離された第二の導電層40を均一に堆積し、次に近接して離間され、共平面の交互の第一30aと第二40aの電気的に隔離された導電性細片を形成するように第一の導電性細片の領域にわたり配置される第二の導電性層のそれらの部分を均一に平坦化することにより全体的に除去し、次に第二の絶縁層を堆積し、次に第一と第二の複合電極を形成するために選択された隣接する第一と第二の導電性細片を共に電気的に接続し、次に選択された複合ゲート電極を共に平坦な金属導電体で更に接続する各段階からなる。
請求項（抜粋）：
(a) 第一の導電性型の半導体基板内に半導体基板の表面下に埋込チャンネル領域を形成するように第二の導電性型の不純物イオンを均一にインプラントし;(b) 近接して離間された第一の導電性細片の形で半導体基板を均一に覆う誘電層上の第一の導電性層をパターン化し;(c) 第一又は第二の導電性型の不純物イオンを半導体基板内に均一にインプラントし、インプラントは第一の導電性細片により覆われる領域でブロックされ;(d) 露出した第一の導電性細片に亘って絶縁領域を設け;(e) 第二の導電性層を均一に堆積し;(f) その中でそれは第二の導電性層が少なくとも結果として電気的に隔離された第二の導電性細片内でパターン化される程度に第一の導電性細片を覆う領域から該層を除去するために堆積された第二の導電性層全体を均一に平坦化し;(g) 厚い絶縁層を均一に形成し;(h) 第一と第二の導電性細片が隣接し、第一と第二の導電性細片及び絶縁領域の表面を露出する交互の領域で厚い絶縁層内にコンタクト孔をエッチングし;(i) 少なくともコンタクト孔を満たす第一の金属導電性材料を堆積し;(j) 少なくとも厚い絶縁領域の表面から除去される程度に第一の金属導電性材料を平坦化し;(k) 選択されたコンタクト孔内の残りの第一の金属導電性材料の上面が実質的に厚い絶縁層の上面の下にあるような程度に選択されたコンタクト孔内の残りの第一の金属導電性材料を部分的に除去し;(l) 第一の金属導電性材料により占有されないコンタクト孔の部分内にプラグ絶縁層を堆積し;(m) それを厚い絶縁層及び第一の金属導電性材料の部分的な除去で選択されなかったコンタクト孔に亘る領域から除去するためにプラグ絶縁層を均一に平坦化し;(n) 部分的な除去で選択されなかった第一の金属導電性材料のこれらの領域と電気的に接触にある第二の金属導電性材料を堆積する各段階からなり、近接して離間した導電性電極の形成が第一の導電性層に近接して離間された細片にわたり均一に堆積された第二の導電性層の均一な平坦化により達成される半導体基板上に平坦なCCDを製造する方法。
IPC (3件)：
H01L 29/762
, H01L 21/339
, H01L 27/148
H01L 29/76 301 A
, H01L 27/14 B
