特許
J-GLOBAL ID：200903043587871684
CMOS出力バッファ回路
発明者：
出願人/特許権者：
代理人 (1件)：
若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平5-143696
公開番号（公開出願番号）：特開平7-142993
出願日： 1993年06月15日
公開日（公表日）： 1995年06月02日
要約：
【要約】【目的】 ダイオ-ドが電流を阻止する事ができ、ラッチアップ等の不具合の発生を防止できるCMOS出力バッファ回路を実現すること。【構成】 同一の基板上に形成された、ソースが電源電圧に接続されたP型MOSトランジスタと、ソースがアースに接続されたN型MOSトランジスタと、アノードがP型MOSトランジスタのドレインと接続され、カソードがN型MOSトランジスタのドレインと接続されるダイオードとからなり、ダイオードのカソードを出力端子とし、P型MOSトランジスタおよびN型トランジスタのゲートを共通に接続して入力端子とするCMOS出力バッファ回路において、ダイオードは、カソードがP型MOSトランジスタのウエルと同一型である第1導電型でP型MOSトランジスタのウエルとは異なるウエルに形成され、アノードは該カソードを形成するウエル内に第2導電型にて形成されている。
請求項（抜粋）：
同一の基板上に形成された、ソースが電源電圧に接続されたPチャンネル型MOSトランジスタと、ソースがアースに接続されたNチャンネル型MOSトランジスタと、アノードが前記Pチャンネル型MOSトランジスタのドレインと接続され、カソードが前記Nチャンネル型MOSトランジスタのドレインと接続されるダイオードとからなり、前記ダイオードのカソードを出力端子とし、前記Pチャンネル型MOSトランジスタおよびNチャンネル型トランジスタのゲートを共通に接続して入力端子とするCMOS出力バッファ回路において、前記ダイオードは、カソードが前記Pチャンネル型MOSトランジスタのウエルと同一型である第1導電型でPチャンネル型MOSトランジスタのウエルとは異なるウエルに形成され、アノードは該カソードを形成するウエル内に第2導電型にて形成されていることを特徴とするCMOS出力バッファ回路。
引用特許：
前のページに戻る
