特許

J-GLOBAL ID：200903043597210619

半導体装置及びその製造方法

発明者： 桧 山 晋 ,  赤 堀 浩 史 ,  齋 田 繁 彦 ,  山 本 明 人
出願人/特許権者： 株式会社東芝
代理人 (5件)： 吉武 賢次 ,  橘谷 英俊 ,  佐藤 泰和 ,  吉元 弘 ,  川崎 康
公報種別：公開公報
出願番号（国際出願番号）：特願2002-200266
公開番号（公開出願番号）：特開2004-047565
出願日： 2002年07月09日
公開日（公表日）： 2004年02月12日
要約：

【課題】プラズマ照射等の新たな工程を追加することなく、シリコン酸化膜を形成する際の下地依存性を解消し、良好な埋め込み特性を実現する。【解決手段】ゲート電極21を覆うように形成された膜密度が低いシリコン窒化膜23上に、O3 /TEOS雰囲気中でシリコン酸化膜24を500°C以下の温度で成膜することにより、下地依存性が消失し優れた埋め込み特性が得られる。【選択図】 図1

請求項（抜粋）：

半導体基板上に形成され、密度が2.2g/cm3以下であるシリコン窒化膜と、 前記シリコン窒化膜上に、TEOS及びO3を含む雰囲気中で成膜されたシリコン酸化膜と、 を備えることを特徴とする半導体装置。

IPC (5件)：

H01L21/318 ,  H01L21/316 ,  H01L21/76 ,  H01L21/768 ,  H01L29/78

FI (5件)：

H01L21/318 M ,  H01L21/316 X ,  H01L29/78 301N ,  H01L21/76 L ,  H01L21/90 M

Fターム (42件)：

5F032AA35 ,  5F032AA44 ,  5F032AA45 ,  5F032AA46 ,  5F032DA02 ,  5F032DA25 ,  5F032DA33 ,  5F033RR04 ,  5F033RR06 ,  5F033RR20 ,  5F033SS01 ,  5F033SS02 ,  5F033SS04 ,  5F033SS12 ,  5F033SS13 ,  5F033TT02 ,  5F033VV06 ,  5F033WW03 ,  5F033WW04 ,  5F033WW05 ,  5F058BA20 ,  5F058BD01 ,  5F058BD04 ,  5F058BD10 ,  5F058BF04 ,  5F058BF22 ,  5F058BF30 ,  5F058BJ02 ,  5F058BJ06 ,  5F140AA00 ,  5F140BG08 ,  5F140BG14 ,  5F140BG51 ,  5F140BG53 ,  5F140CB04 ,  5F140CC01 ,  5F140CC03 ,  5F140CC08 ,  5F140CC12 ,  5F140CC14 ,  5F140CC15 ,  5F140CE07