特許
J-GLOBAL ID:200903043603591387
パルストランス型ゲート駆動回路
発明者:
,
出願人/特許権者:
,
代理人 (1件):
大川 宏
公報種別:公開公報
出願番号(国際出願番号):特願2003-385776
公開番号(公開出願番号):特開2005-151700
出願日: 2003年11月14日
公開日(公表日): 2005年06月09日
要約:
【課題】ノイズや電圧変動に対する耐性に優れ、デューティ比使用範囲を広く設定可能なゲートトランジスタ駆動用のパルストランス型ゲート駆動回路を提供すること。【解決手段】パルストランスT1の出力巻線Coのコンデンサ側の端子がハイレベルとなる場合に、トランジスタQ1をオンし、ダイオードD1をオフして、出力巻線Coの電力をトランジスタQ1を通じてスイッチング素子1のゲート電極に供給してスイッチング素子1をオンする。この時、ダイオードD2はオンされるが、その影響がスイッチング素子1のゲート電極に作用するのは、トランジスタQ2のオフにより阻止される。出力巻線Coのコンデンサ側の端子がローレベルとなる場合に、トランジスタQ2をオンし、ダイオードD2をオフして、スイッチング素子1のゲート電荷を出力巻線Coを通じて放電し、スイッチング素子1をオフする。この時、ダイオードD1はオンされるが、その影響がスイッチング素子1のゲート電極に作用するのは、トランジスタQ1のオフにより阻止される。【選択図】図1
請求項(抜粋):
入力パルス電圧が入力巻線Ciに印加されるパルストランスT1と、
前記パルストランスT1の出力巻線Coの一端に接続される電荷注入側主電極を有するスイッチング素子1と、主端子の一方がコンデンサC2を通じて前記出力巻線Coの他端に接続され、主端子の他方が前記スイッチング素子1の制御電極に接続されるトランジスタQ1と、主端子の一方がコンデンサC3を通じて前記出力巻線Coの他端に接続され、主端子の他方が前記スイッチング素子1の制御電極に接続されるトランジスタQ2と、
前記スイッチング素子1の電荷注入側主電極の電位が陰極に,前記コンデンサC2と前記トランジスタQ1との接続点が陽極となるクランプ素子D1と、
前記スイッチング素子1の電荷注入側主電極の電位が陽極に,前記コンデンサC3と前記トランジスタQ2との接続点が陰極となるクランプ素子D2とを備え、
前記トランジスタQ1及び前記クランプ素子D2は、前記入力パルス電圧がハイレベルとなる場合にオンされ、前記トランジスタQ2及び前記クランプ素子D1は、前記入力パルス電圧がローレベルとなる場合にオンされることを特徴とするパルストランス型ゲート駆動回路。
IPC (1件):
FI (2件):
H02M1/08 A
, H02M1/08 301A
Fターム (8件):
5H740BA12
, 5H740HH05
, 5H740JA01
, 5H740JB01
, 5H740KK01
, 5H740KK03
, 5H740KK08
, 5H740LL05
引用特許:
前のページに戻る