半導体装置

発明者： ,
出願人/特許権者： ,
代理人 (1件)：亀谷美明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-357608
公開番号（公開出願番号）：特開2000-183172
出願日： 1998年12月16日
公開日（公表日）： 2000年06月30日
要約：

【要約】【課題】内部遅延時間を容易に調整可能な半導体装置を提供する。【解決手段】 DLL回路220を備えた半導体装置200において,DLL回路は,入力クロック信号CLKがDLL回路に入力されるまでの遅延時間t1と,DLL回路から出力された信号が出力クロック信号CLKQSとして出力されるまでの遅延時間t2との合計の遅延時間を再現する内部遅延再現回路207と,内部遅延時間の調整を行うために所定の遅延時間を発生する遅延調整回路213と,遅延調整回路を制御するトリミングヒューズブロック212と,遅延調整回路を介した信号の位相と,位相調整回路に入力される信号の位相とを比較する位相比較器205と,遅延調整回路を介した信号の位相とDLL回路に入力される信号との位相を一致させるため,所定の遅延時間t3を発生するDLL遅延選択回路206とを備えたことを特徴とする。

請求項（抜粋）：

装置外部より入力信号が入力される入力端子と,装置外部へ出力信号が出力される出力端子と,前記入力信号と前記出力信号との位相合わせを行う位相調整回路とを備えた半導体装置において:前記位相調整回路は,前記入力信号が前記位相調整回路に入力されるまでの遅延時間と,前記位相調整回路から出力された信号が前記出力信号として出力されるまでの遅延時間との合計の遅延時間を再現する内部遅延再現回路と;前記内部遅延再現回路の上流または下流に接続され,前記内部遅延再現回路が再現する内部遅延時間の調整を行うために所定の遅延時間を発生する遅延調整回路と;前記遅延調整回路に接続され,前記遅延調整回路が発生する遅延時間を制御する遅延時間制御部と;前記遅延調整回路を介した信号の位相と,前記位相調整回路に入力される信号の位相とを比較する位相比較器と;前記遅延調整回路を介した信号の位相と前記位相調整回路に入力される信号との位相を一致させるため,所定の遅延時間を発生する遅延選択回路と;を備えたことを特徴とする,半導体装置。

IPC (4件)：

H01L 21/82 , H01L 27/04 , H01L 21/822 , H03K 5/13

FI (5件)：

H01L 21/82 F , H03K 5/13 , H01L 21/82 D , H01L 21/82 R , H01L 27/04 V

Fターム (36件)：

5F038AV02 , 5F038AV06 , 5F038AV10 , 5F038AV15 , 5F038CD06 , 5F038CD08 , 5F038CD09 , 5F038DF01 , 5F064BB03 , 5F064BB06 , 5F064BB07 , 5F064BB18 , 5F064BB19 , 5F064BB27 , 5F064BB40 , 5F064CC12 , 5F064CC22 , 5F064CC30 , 5F064DD13 , 5F064DD25 , 5F064DD32 , 5F064DD42 , 5F064EE47 , 5F064EE54 , 5F064FF05 , 5F064FF27 , 5F064FF60 , 5J001AA00 , 5J001AA04 , 5J001BB02 , 5J001BB07 , 5J001BB08 , 5J001BB11 , 5J001BB12 , 5J001BB14 , 5J001DD04

前のページに戻る