特許

J-GLOBAL ID：200903043610729920

クロック信号発生装置

発明者： 須山 明昇
出願人/特許権者： 日本ビクター株式会社
代理人 (1件)： 新井 孝治
公報種別：公開公報
出願番号（国際出願番号）：特願平11-251096
公開番号（公開出願番号）：特開2001-076437
出願日： 1999年09月06日
公開日（公表日）： 2001年03月23日
要約：

【要約】【課題】 位相ロックループ回路に供給する基準電圧の調整を不要とするとともに、経年変化等に起因する性能劣化をなくし、常に良好な性能を維持することができるクロック信号発生装置を提供する。【解決手段】 位相比較器13、差動増幅器14、ローパスフィルタ15及び電圧制御発振回路(VCO)16により位相ロックループ回路が構成され、検出回路12の出力信号SPBと、クロック信号CLKとが位相ロックするように制御される。誤り量積算回路21は、誤り訂正回路17における誤り発生量を積算し、マイクロコンピュータ22は、積算誤り量ERRに応じて基準電圧データDVREFを設定する。基準電圧データDVREFが基準電圧VREFに変換され、基準電圧VREFによりVCO16の動作点が制御される。

請求項（抜粋）：

入力されるディジタル信号の誤りの検出を行う誤り訂正回路及びはその誤り訂正回路の前段に配置される回路で使用されるクロック信号を発生するクロック信号発生装置において、前記誤り訂正回路に入力されるディジタル信号と、前記クロック信号との位相比較を行う位相比較回路、及び該位相比較回路の出力信号に応じて駆動され、前記クロック信号を出力する電圧制御発振回路を含み、前記ディジタル信号とクロック信号とを位相ロックさせる位相ロックループ回路と、前記誤り訂正回路において検出される誤りの発生量を所定時間に亘って積算する誤り量積算回路と、該誤り量積算回路の出力に応じたレベルの基準信号を出力する基準信号発生回路とを備え、前記電圧制御発振回路の動作点を前記基準信号により制御するように構成したことを特徴とするクロック信号発生装置。

IPC (3件)：

G11B 20/14 351 ,  H03L 7/093 ,  H03L 7/08

FI (4件)：

G11B 20/14 351 A ,  H03L 7/08 E ,  H03L 7/08 G ,  H03L 7/08 M

Fターム (17件)：

5D044DE68 ,  5D044GM12 ,  5D044GM14 ,  5D044GM15 ,  5J106AA04 ,  5J106BB04 ,  5J106CC01 ,  5J106CC21 ,  5J106CC38 ,  5J106CC41 ,  5J106DD05 ,  5J106DD34 ,  5J106EE01 ,  5J106FF02 ,  5J106GG11 ,  5J106HH03 ,  5J106KK05

引用特許：

審査官引用 (2件)

• 位相同期ループ制御装置
  公報種別：公開公報   出願番号：特願平4-357499   出願人：シャープ株式会社
• ディジタルデータ再生装置
  公報種別：公開公報   出願番号：特願平6-048304   出願人：株式会社日立製作所