特許

J-GLOBAL ID：200903043613050503

半導体装置シミュレーション方法及びシミュレータ

発明者： バジル ルイ
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 上柳 雅誉 (外1名)
公報種別：公表公報
出願番号（国際出願番号）：特願2001-503538
公開番号（公開出願番号）：特表2003-502747
出願日： 2000年06月15日
公開日（公表日）： 2003年01月21日
要約：

【要約】ディラック・クーロン・トンネリング積分を用いて半導体装置におけるトラップ・トゥ・バンド・トンネリングにより促進されるキャリア発生-再結合速度定数を見積もるシミュレーション方法及び該方法を実行するシミュレータを開示する。本発明によれば、ポール-フレンケル(PF)効果による障壁降下(バリヤ・ロワリング)を考慮することにより、精密に漏洩電流を見積もることができる。

請求項（抜粋）：

ディラック・クーロン・トンネリング積分を用いて半導体装置におけるトラップ・トゥ・バンド・トンネリングにより促進されるキャリアの発生-再結合の速度定数を決定する自動シミュレーション方法であって、 ポール-フレンケル障壁降下エネルギー(ΔEfp)をトンネリングが生起するエネルギー範囲(ΔEn)で割った値に変数Cを割り当てる段階; 変数vに値(C+1)/2を割り当てかつ積分の変数uに対する最大値(umax)を決定するためにvに関してディラック・クーロン・トンネリング積分の二階テイラー級数展開を実行する段階; umaxに対する値がCより小さいか、Cと1の間であるか、又は1より大きいかどうかを決定する段階; umaxがCより小さいならばCの値を変数vに割り当てる段階; umaxがCと1の間であるならばumaxの値を変数vに割り当てる段階; umaxが1より大きいならば1の値を変数vに割り当てる段階; ディラック・クーロン・トンネリング積分のテイラー級数展開を誤差関数に換算する段階; 有理近似法を誤差関数に適用することにより単指数関数に該誤差関数を換算する段階;及び 前記単指数関数を用いて半導体装置におけるトラップ・トゥ・バンド・トンネリングによる向上発生再結合レートを計算する段階を具備することを特徴とする自動シミュレーション方法。

IPC (2件)：

G06F 17/50 666 ,  H01L 29/786

FI (2件)：

G06F 17/50 666 S ,  H01L 29/78 624

Fターム (8件)：

5B046AA08 ,  5B046BA04 ,  5B046DA01 ,  5B046JA04 ,  5F110AA25 ,  5F110BB01 ,  5F110GG02 ,  5F110GG13

引用特許：

審査官引用 (1件)

• 特開平3-163533