特許
J-GLOBAL ID:200903043657424621

出力バッファ回路

発明者:
出願人/特許権者:
代理人 (1件): 鈴木 敏明
公報種別:公開公報
出願番号(国際出願番号):特願平5-210620
公開番号(公開出願番号):特開平7-066702
出願日: 1993年08月25日
公開日(公表日): 1995年03月10日
要約:
【要約】【目的】 外部負荷容量が小さい場合でも出力波形の立ち上り時間や立ち下り時間を緩やかにし、また外部負荷容量が大きい場合でも同様の立ち上り時間と立ち下り時間で動作し、外部負荷容量に依存せずに一定の立ち上り時間及び立ち下り時間で動作することのできる出力バッファ回路を提供する。【構成】 入力信号と出力信号とを入力し前記出力信号の第1レベルから第2レベルへの変化の環境に応じてパルス巾が変化するパルス信号を出力する波形検出回路70と、前記パルス巾を所定の時間巾と比較しその大小に応じて所定の切換制御信号を出力する切換制御回路80と、前記切換制御信号に応答して出力トランジスタの制御端子に供給される前記入力信号の遅延時間を切換制御する切換回路90とを設ける。
請求項(抜粋):
出力信号により負荷を駆動する出力トランジスタの制御端子に、前記負荷の軽重に応じて入力信号の遅延時間を可変して供給するようにした出力バッファ回路において、前記入力信号と前記出力信号とを入力とし、前記出力信号の第1レベルから第2レベルへの変化の緩急に応じてパルス巾が変化するパルス信号を出力する波形検出回路と、前記パルス巾を所定の時間巾と比較し、その大小に応じて所定の切換制御信号を出力する切換制御回路と、前記切換制御信号に応答して、前記出力トランジスタの制御端子に供給される前記入力信号の遅延時間を切換制御する切換回路とを設けた事を特徴とする出力バッファ回路。
IPC (3件):
H03K 17/16 ,  H03K 17/687 ,  H03K 19/0175
FI (2件):
H03K 17/687 F ,  H03K 19/00 101 F

前のページに戻る