特許
J-GLOBAL ID:200903043666824322

温度検知回路

発明者:
出願人/特許権者:
代理人 (1件): 永井 冬紀
公報種別:公開公報
出願番号(国際出願番号):特願平7-235436
公開番号(公開出願番号):特開平9-079916
出願日: 1995年09月13日
公開日(公表日): 1997年03月28日
要約:
【要約】【課題】 温度検知回路内部の演算増幅器や比較器の入力オフセット電圧の影響を受けずに正確に温度を検知する。【解決手段】 オペアンプ1とコンパレータ2とを有し、半導体基板上に形成される温度検知回路において、オペアンプ1を構成する差動入力対および負荷対とコンパレータ2を構成する差動入力対および負荷対とを直近に配置することで、オペアンプ1の入力オフセット電圧Vosaとコンパレータ2の入力オフセット電圧Voscとの大きさを互いに等しくし、かつ各入力オフセット電圧の正負符号を逆にする。そして、温度検知回路内の抵抗の抵抗値を調整し、オペアンプ1の入力オフセット電圧による検知温度の変化分と、コンパレータ2の入力オフセット電圧による検知温度の変化分とを互いに相殺する。以上により、製造誤差等により入力オフセット電圧の電圧値が変動しても、検知温度はその影響を受けなくなる。
請求項(抜粋):
演算増幅器と、該演算増幅器の出力またはその分圧電圧を一方の入力端に入力するとともに、他方の入力端に温度に依存した電圧を入力して両入力電圧を比較する比較器とを半導体基板上に形成し、該比較器の出力に基づいて温度検知を行う温度検知回路において、前記演算増幅器は、正入力側である第1のトランジスタおよび負入力側である第2のトランジスタから構成される差動入力対と、前記第1のトランジスタの負荷である第1の負荷および前記第2のトランジスタの負荷である第2の負荷から構成される負荷対とを有し、前記比較器は、正入力側である第3のトランジスタおよび負入力側である第4のトランジスタから構成される差動入力対と、前記第3のトランジスタの負荷である第3の負荷および前記第4のトランジスタの負荷である第4の負荷から構成される負荷対とを有し、前記演算増幅器の入力オフセット電圧の影響による検知温度の変化分と前記比較器の入力オフセット電圧の影響による検知温度の変化分とが互いに相殺されるように、前記演算増幅器の前記差動入力対および前記負荷対と、前記比較器の前記差動入力対および前記負荷対とを半導体基板上に配置することを特徴とする温度検知回路。
IPC (4件):
G01K 7/01 ,  H01L 27/04 ,  H01L 21/822 ,  H03F 3/45
FI (3件):
G01K 7/00 391 C ,  H03F 3/45 Z ,  H01L 27/04 F

前のページに戻る