特許
J-GLOBAL ID：200903043666938786
シフトレジスタ回路のクロック信号配線方法
発明者：
出願人/特許権者：
代理人 (1件)：
佐々木 宗治 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-105186
公開番号（公開出願番号）：特開平7-312094
出願日： 1994年05月19日
公開日（公表日）： 1995年11月28日
要約：
【要約】【目的】 クロックツリーマネージメント方式を使用しないで、クロックスキューが多少はあっても、誤動作の発生しないシフトレジスタ回路のクロック信号配線方法。【構成】 クロック信号を出力するバッファ7の出力端から、最初にシフトレジスタ回路の最終段であるFF5のクロック入力端に至る配線路を形成し、次に前記FF5からFF4へ、FF4からFF3へというように、直列接続された後段のFFのクロック入力端からそれぞれ前段のFFのクロック入力端に至る配線路を順次形成する工程を繰返すことにより、最終段のFF5のクロック入力端から先頭のFF1のクロック入力端に至る配線路を形成する方法。
請求項（抜粋）：
複数のフリップフロップが直列接続されてなるシフトレジスタ回路におけるクロック信号の配線方法において、最初に、クロック信号源の出力端から前記シフトレジスタ回路の最終段のフリップフロップのクロック入力端に至る配線路を形成し、次に、前記直列接続された後段のフリップフロップのクロック入力端からそれぞれ前段のフリップフロップのクロック入力端に至る配線路を順次形成する工程を繰返すことにより、前記シフトレジスタ回路の最終段のフリップフロップのクロック入力端から先頭のフリップフロップのクロック入力端に至る配線路を形成することを特徴とするシフトレジスタのクロック信号配線方法。
IPC (2件)：
前のページに戻る
