特許
J-GLOBAL ID：200903043669531440
半導体装置とその製造方法並びに製造装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-148262
公開番号（公開出願番号）：特開平5-267780
出願日： 1992年05月13日
公開日（公表日）： 1993年10月15日
要約：
【要約】【目的】 積層構造の半導体エピタキシャル層にリッジを形成するようなパターニング処理を施し、このパターニング処理によって露出したAlGaAs層上にGaAs層を成長する際、リッジの側壁に空洞を生じたり、また、GaAs層の結晶品質を低下させたりすることなくGaAs層を成長できるようにする。【構成】 n型GaAs基板上にn型AlGaAs第1クラッド層2,p型AlGaAs活性層3,n型AlGaAs第2クラッド層4,p型GaAs第1キャップ層5を順次エピタキシャル成長し、得られた半導体エピタキシャル層をn型AlGaAs第2クラッド層4が露出するようパターニングして逆メサ形状のリッジを形成し、次いで、露出したn型AlGaAs第2クラッド層4上にAlGaAs低温バッファ層30を介してn型GaAs電流ブロック層8を成長させる。
請求項（抜粋）：
半導体基板上に第1の半導体層をエピタキシャル成長し、上記第1の半導体層にウエットエッチングを施して、該第1の半導体層の所定部分に逆メサ形状のリッジ部を形成した後、該リッジ部の両脇に第2の半導体層をエピタキシャル成長し、更に、該リッジ部及び該第2の半導体層を覆うように上記半導体基板の全面にわたって第3の半導体層をエピタキシャル成長してなる半導体装置の製造方法において、上記リッジ部の形成後、上記リッジ部の形成時におけるエッチングマスク及び上記リッジ部の両脇に上記第2の半導体層をエピタキシャル成長する際の選択成長マスクとして働く上記第1の半導体層上に配設された絶縁膜パターンの端部を、上記リッジ部の形成時におけるサイドエッチング量に対応させてエッチング除去し、該絶縁膜パターンの幅と上記リッジ部の幅とを近似させた後、上記第2の第2の半導体層をエピタキシャル成長することを特徴とする半導体装置の製造方法。
引用特許：
前のページに戻る
