特許

J-GLOBAL ID：200903043752754434

半導体装置およびその製造方法

発明者： 須田 核太郎
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-309362
公開番号（公開出願番号）：特開平7-161855
出願日： 1993年12月09日
公開日（公表日）： 1995年06月23日
要約：

【要約】【目的】 エミッタ電極とベース層との間の絶縁容量を小さくすることが可能な半導体装置およびその製造方法を提供する。【構成】 P型ベース層9と上層多結晶シリコン膜(エミッタ電極)21aとの間に、ゲート酸化膜17a、下層多結晶シリコン膜18a、酸化膜19a、およびサイドウォール酸化膜20aを介在させる。

請求項（抜粋）：

主表面を有する第1導電型のコレクタ層と、前記コレクタ層の主表面上の所定領域に形成された第2導電型のベース層と、前記ベース層の主表面上の所定領域に形成された第1導電型のエミッタ層と、少なくとも前記ベース層上の所定領域に形成され、前記エミッタ層の上に開口を有する第1の絶縁層と、前記第1の絶縁層上に形成された半導体層と、前記半導体層の上部表面上および側部表面上に形成された第2の絶縁層と、前記開口内で前記エミッタ層に電気的に接続されるとともに、前記第2の絶縁層の表面上に沿って延びるように形成されたエミッタ電極とを備えた、半導体装置。

IPC (2件)：

H01L 21/8249 ,  H01L 27/06

引用特許：

審査官引用 (4件)

• 特開平2-199868
  
• 特開平1-238166
  
• 特開平4-330775
  
• 特開昭62-098663