特許
J-GLOBAL ID：200903043759925668
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-274108
公開番号（公開出願番号）：特開平7-130680
出願日： 1993年11月02日
公開日（公表日）： 1995年05月19日
要約：
【要約】【目的】 レジストパターンより縮小された最終加工形状を得る。【構成】 半導体基板1上に堆積された絶縁膜7上にシリコン膜8を形成する。その後所定のパターンのレジスト膜9を形成し、これをマスクとして炭素(C)と水素(H)と弗素(F)とを含むガスを用いて、反応生成物の堆積が多く、絶縁膜7のエッチングレートよりシリコン膜8のエッチングレートが十分遅い反応性イオンエッチングを行う。レジスト膜9の孔側壁の反応生成物の堆積は一定の量で飽和するために、絶縁膜7は一定の寸法だけレジストパターンから縮小された形でエッチングされる。この後、酸素(O2)プラズマ処理と硫酸洗浄とによりレジスト膜9と側壁堆積物10を除去することにより、一定の寸法だけレジストパターンから縮小された最終形状が得られる。
請求項（抜粋）：
第一の被エッチング材料に第二の被エッチング材料を堆積する工程と、前記第二の被エッチング材料上に所定のパターンのレジスト膜を形成する工程と、前記レジスト膜をマスクとして側壁堆積が多くかつ第一の被エッチング材料のエッチングレートより第二の被エッチング材料のエッチングレートが小さいエッチング条件でエッチングする工程とを備えたことを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/28
, H01L 21/3065
, H01L 21/768
H01L 21/302 J
, H01L 21/90 C
