半導体装置

発明者： , , ,
出願人/特許権者：
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-323073
公開番号（公開出願番号）：特開平9-162399
出願日： 1995年12月12日
公開日（公表日）： 1997年06月20日
要約：

【要約】【課題】製作工程が少なく、寄生動作等を起こさない保護回路を内臓した半導体装置を提供することを目的としている。【解決手段】N+ 型半導体基板1 と、P+ 型埋込み層15と、N- 型エピタキシャル層2 を貫いてP+ 型埋込み層15に達する第1トレンチ16によって分離された島状領域17と、その中のP型第1領域13内のN+ 型第2領域14からなる双方向トランジスタ19と、島状領域17以外のP- 型ベース領域4 内のP+ 型ベース領域5 と、P- 型ベース領域4 内のN+ 型ソース領域6 と、N+ 型ソース領域6 とP- 型ベース領域4 を貫いてN- 型エピタキシャル層2 に達する第2トレンチ7 と、その側壁の酸化膜8 を介して双方向トランジスタ19の一方のN+ 型第2領域14に至るゲート電極12と、N+ 型ソース領域6 から双方向トランジスタ19の他方のN+型領域14に至るソース電極11とから成るトランジスタを備えている。

請求項（抜粋）：

第1導電型または第2導電型いずれか一方の半導体基板と、前記半導体基板内に形成された第2導電型の高濃度埋込み層と、前記半導体基板及び前記埋込み層上に形成された前記半導体基板とともにドレインを形成する第1導電型の低濃度エピタキシャル層と、前記埋込み層上の前記エピタキシャル層と前記半導体基板上の前記エピタキシャル層を分離するように前記エピタキシャル層を貫いて前記埋込み層に達して形成されたトレンチ構造の分離部と、前記分離部によって囲まれた前記エピタキシャル層内に形成された第2導電型の第1領域と、前記第1領域内に形成される二つの第1導電型の高濃度第2領域とからなる双方向トランジスタと、前記半導体基板上の前記エピタキシャル層内に形成されたベース領域としての第2導電型の低濃度第3領域と、前記第3領域内に形成されたソース領域としての第1導電型の高濃度第4領域と、前記第4領域と前記第3領域とを貫いて前記エピタキシャル層に達して形成されたトレンチ構造のゲートと、前記ゲートと前記双方向トランジスタの一方の前記第2領域とを導通させる第1電極と、前記第4領域と前記双方向トランジスタの他方の前記第2領域とを導通させる第2電極とを備えたことを特徴とする半導体装置。

IPC (5件)：

H01L 29/78 , H01L 27/04 , H01L 21/822 , H01L 21/8234 , H01L 27/088

FI (5件)：

H01L 29/78 657 C , H01L 27/04 H , H01L 27/08 102 F , H01L 29/78 653 A , H01L 29/78 657 E

引用特許：

審査官引用 (6件)

半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平5-313409 出願人：株式会社東芝
特開昭61-088561
特開昭62-256475

全件表示

前のページに戻る