特許
J-GLOBAL ID：200903043779843994
PNP装置用P埋め込み層の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
小橋 一男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-145958
公開番号（公開出願番号）：特開平5-183046
出願日： 1992年06月05日
公開日（公表日）： 1993年07月23日
要約：
【要約】 (修正有)【目的】主にIC構成において使用するPNP導電型のプレーナシリコンモノリシックエピタキシャルPN接合分離型トランジスタと共に使用するのに適したP型埋め込み層とその製造方法を提供する。【構成】該埋め込み層は、シリコンエピタキシャル層内において不純物拡散を抑制するのに十分な濃度でゲルマニウムを、高濃度のボロン及びガリウムと共に有している。【効果】ゲルマニウムの抑制効果は、ボロンとガリウムの組合わせを速度の遅い拡散物質として作用させるのに十分なものであり、NPNトランジスタ用の埋め込み層を形成する場合の砒素及びアンチモンの性能に対応するものである。従って、NPNトランジスタの性能をPNPトランジスタに対してマッチングさせることが可能である。このことは、共通基板内に一層等しい性能のNPN及びPNPトランジスタを同時的に製造することが可能であるようにICを製造することが可能である。
請求項（抜粋）：
シリコン基板内の埋め込み層P型活性不純物の外拡散を抑制する方法において、前記埋め込み層の所定領域内の前記シリコン基板内にゲルマニウムを導入するステップを有することを特徴とする方法。
IPC (3件)：
H01L 21/74
, H01L 21/331
, H01L 29/73
