特許
J-GLOBAL ID：200903043783985868
液晶表示素子およびその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
武 顕次郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-152291
公開番号（公開出願番号）：特開平9-329798
出願日： 1996年06月13日
公開日（公表日）： 1997年12月22日
要約：
【要約】【課題】 製造段階でガラス大基板上に複数のセル基板形成領域を高密度にレイアウトさせても、静電破壊の防止やパターンチェッカーによる品質検査が支障なく行えるようにし、もって一枚のガラス大基板から数多くのセル基板が分割形成できるようにし、液晶表示素子の生産性の向上やコストダウンを図る。【解決手段】 ガラス大基板1上に、複数のセル基板形成領域Sを隣接させた高密度なレイアウトで、透明電極2群と、各透明電極2の一端から導出されて端子部となるリードパターン3群と、各透明電極2の他端から導出された引出しパターン13群と、セル基板形成領域Sの外側に位置して各透明電極2と導通された同電位パターン4とを設け、次いで各引出しパターン13のうちセル基板形成領域S内で有効表示領域外に位置する個所に、隣り合う透明電極2どうしの間隙よりも狭い微小間隙13aを設け、しかる後、ガラス大基板1をカッティングして複数のセル基板を分割形成する。
請求項（抜粋）：
ガラス大基板を分割して形成されるセル基板上に、互いに平行に延びる透明電極群と、各透明電極の一端から導出されて端子部となるリードパターン群とが設けてある液晶表示素子であって、前記セル基板上に、各透明電極の他端から導出された引出しパターン群が設けてあるとともに、この引出しパターンのうち有効表示領域外に位置する個所に、製造過程で前記透明電極に蓄積される静電気を放電させるための微小間隙が設けてあることを特徴とする液晶表示素子。
IPC (2件)：
G02F 1/1345
, G02F 1/13 101
G02F 1/1345
, G02F 1/13 101
