特許
J-GLOBAL ID：200903043791895401
制御装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
斎藤 美晴
公報種別：公開公報
出願番号（国際出願番号）：特願平5-346058
公開番号（公開出願番号）：特開平7-181885
出願日： 1993年12月24日
公開日（公表日）： 1995年07月21日
要約：
【要約】【目的】 主制御ユニットで制御される被制御ユニットのアドレスを自動設定できるようにする。【構成】 ベース部21〜27はスロット31〜37を有し複合信号線29で多段接続する。スロット31〜37にCPUユニット39や入出力ユニット41〜45を接続する。入出力ユニット41〜45のベース部23〜27には論理回路47〜51を形成する。CPUユニット39はアドレス信号やアドレス確定信号を順次出力する。入出力ユニット41〜45はアドレス信号およびアドレス確定信号を受けたときアドレスを自己設定し、当該アドレス設定を示すゲート信号を論理回路47〜51へ出力する。当該論理回路47〜51はアドレス確定信号とゲート信号が揃ったとき後段に対してアドレス確定信号をスルーにする。
請求項（抜粋）：
独立した複数のベース部を複合信号線で多段接続し、前記ベース部に主制御ユニットを接続するとともに他のベース部には前記主制御ユニットで制御される被制御ユニットを接続してなる制御装置において、前記主制御ユニットは、アドレス信号を順次出力するアドレス信号部とこのアドレス信号を出力するときアドレス確定信号を出力するアドレス確定信号部とを有し、前記被制御ユニットは、前記複合信号線を介してアドレス未設定状態の下で前記アドレス信号およびアドレス確定信号を受けたとき前記アドレス信号の内容を自己設定するとともに当該設定状態を示すゲート信号が出力可能に形成され、前記被制御ユニットの接続される前記ベース部は、前記アドレス確定信号とゲート信号が揃ったとき次段の被制御ユニット接続用の前記ベース部へ前記アドレス確定信号を伝送する論理回路を有することを特徴とする制御装置。
IPC (2件)：
FI (2件)：
G05B 19/05 L
, G05B 15/02 A
