半導体装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：佐藤一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-061580
公開番号（公開出願番号）：特開平11-261056
出願日： 1998年03月12日
公開日（公表日）： 1999年09月24日
要約：

【要約】【課題】格子状ゲート構造のMOSトランジスタにおける格子状ゲートと半導体基板との間の寄生容量を低減する。【解決手段】半導体基板10の表面側にゲート絶縁膜28を介して格子状ゲート32を形成する。この格子状ゲート32の交差部34下側にあたる部分には、半導体基板10に交差絶縁部26を形成しておく。これにより、この格子状ゲート32の交差部34と半導体基板10との間に生じる動作とは直接的に関係のない部分の寄生容量の削減を図ることができる。

請求項（抜粋）：

半導体基板と、前記半導体基板表面側にゲート絶縁膜を介して平面視格子状に形成された格子状ゲートと、前記半導体基板における前記格子状ゲートの各格子の間に形成されたソース/ドレイン領域と、前記格子状ゲートの各交差部下側の半導体基板に形成された交差絶縁部と、を備えたことを特徴とする半導体装置。

前のページに戻る