特許
J-GLOBAL ID：200903043804740763
筒状ストレージノードの形成方法及びメモリセルの形成方法並びにメモリセル
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
宮田 金雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-077329
公開番号（公開出願番号）：特開平11-274426
出願日： 1998年03月25日
公開日（公表日）： 1999年10月08日
要約：
【要約】 (修正有)【課題】 少ない工程数で複雑な構造の筒状のストレージノードを得る。【解決手段】 筒状のストレージノード8の核となる物質を第一のシリコン膜で形成し、この核の側面に付着させて第二のシリコン膜を筒状に形成する。第二のシリコン膜よりも第一のシリコン膜が早くエッチングされる条件下でエッチングレートの差を利用して核の膜厚を選択的に低減してストレージノードを構成する底面部7aを得る。この底面部7aと第二のシリコン膜によって形成される筒状部7bとからなる筒状のストレージノードを得る。
請求項（抜粋）：
半導体基板上の層間絶縁膜を貫通し、上記半導体基板の表面領域に形成された活性領域と接するストレージノードコンタクトを形成する工程、上記ストレージノードコンタクトに接し、上記層間絶縁膜上に柱状の核を第一のシリコン膜により形成する工程、第二のシリコン膜からなる筒状部を上記核の側面に付着させて形成する工程、上記第一のシリコン膜が上記第二のシリコン膜よりも早くエッチングされる条件下において異方性エッチングを行い、選択的に上記核の膜厚を低減し、底面部を得るとともに、上記底面部と上記筒状部からなるストレージノードを得る工程を含むことを特徴とする筒状ストレージノードの形成方法。
IPC (2件)：
H01L 27/108
, H01L 21/8242
