特許

J-GLOBAL ID：200903043810228446

半導体メモリおよびデータ更新回路

発明者： 大村 祐司
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 宮田 金雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-339115
公開番号（公開出願番号）：特開2002-150779
出願日： 2000年11月07日
公開日（公表日）： 2002年05月24日
要約：

【要約】【課題】 従来の多値のフラッシュメモリではデータ更新に際して、すべてのセルの閾電圧を例えば最低電圧に寄せるため、セルの閾電圧の変化量が大きくなり、そのためにデータ更新に時間がかかるという課題があった。【解決手段】 データ更新回路はデータ更新対象のメモリセルの閾電圧を複数の参照電圧の1つであり、上記複数の参照電圧の中の最大値または最小値のいずれでもない所定のリセット参照電圧と一致するように変化させる消去動作を実施し、その後、該メモリセルの閾電圧を該メモリセルの更新後データに対応する参照電圧と一致するように変化させる。

請求項（抜粋）：

複数のメモリセルからなるメモリセルアレイと上記メモリセルのデータの少なくとも消去を行なうデータ更新回路を有する半導体メモリであり、メモリセルは所定のビット数のデジタルデータに対応した閾電圧を保持することにより該デジタルデータを記憶し、データ更新回路はメモリセルに記憶されたデジタルデータを消去して消去データに変更する消去動作において、消去対象のメモリセルの閾電圧を、上記所定のビット数のデジタルデータのいずれかに対応付けられた複数の参照電圧の内の消去データに対応付けられた消去時参照電圧と一致するように変化させることを特徴とする半導体メモリ。

FI (3件)：

G11C 17/00 641 ,  G11C 17/00 611 Z ,  G11C 17/00 612 Z

Fターム (4件)：

5B025AD04 ,  5B025AD08 ,  5B025AD09 ,  5B025AE05