特許
J-GLOBAL ID：200903043812422223
半導体集積回路装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-161869
公開番号（公開出願番号）：特開平7-058611
出願日： 1993年06月30日
公開日（公表日）： 1995年03月03日
要約：
【要約】【目的】 主たる目的は、複数の内部クロック信号の間のクロックスキューを低減し、しかも内部クロック信号の位相と外部クロック信号の位相とを同期させることである。【構成】 内部クロック信号生成回路1において、外部クロック信号CLKに基づいて位相が異なる複数の内部クロック信号CLK1,CLK2,CLK3が生成される。内部クロック信号CLK2は、PLL回路により外部クロック信号に同期される。内部クロック信号CLK1,CLK2,CLK3のそれぞれは、内部回路ブロック21,22,23のそれぞれに供給される。生成される内部クロック信号の位相が異なるため、内部クロック信号生成回路1と内部回路ブロック21,22,23との間のそれぞれの信号の遅延が異なる場合でも、内部回路ブロックに到着する内部クロック信号の位相を一致させることができる。
請求項（抜粋）：
外部から入力される外部クロック信号に基づいて生成される内部クロック信号に同期して動作する半導体集積回路装置であって、入力される外部クロック信号に応じて、位相が異なる複数の内部クロック信号を生成する内部クロック信号生成手段を備え、前記内部クロック信号生成手段は、入力される外部クロック信号の位相に前記複数の内部クロック信号のうち帰還される内部クロック信号の位相を同期させる位相同期ループ手段を含み、前記内部クロック信号生成手段により生成された複数の内部クロック信号がそれぞれ供給され、供給された内部クロック信号に同期して動作する複数の内部回路ブロックを備えた、半導体集積回路装置。
IPC (3件)：
H03K 5/15
, H03K 3/354
, H03L 7/06
H03K 5/15 G
, H03L 7/06 A
