特許

J-GLOBAL ID：200903043813179756

PLL発振回路のノイズ低減方法とその回路

発明者： 吉岡 健治
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 若林 忠 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-107740
公開番号（公開出願番号）：特開平11-308103
出願日： 1998年04月17日
公開日（公表日）： 1999年11月05日
要約：

【要約】【課題】 発振回路の高調波ノイズを低減する方法とその回路の提供である。【解決手段】 位相比較器5の出力からロック状態を検出するロック検出器8と、その検出信号であるロック検出信号Dと、クロックTnQと、PLLの起動制御信号PSとから高レベル信号を出力するD-フリップフロップ9と、高レベル信号が入力されると発振回路7への電流を停止する電流源101を有し、発振回路7は起動時は回路の負性抵抗|-Rn|を、水晶発振器の等価抵抗Reの3〜10倍として高いgm値とし、電流源101からの電流が停止されると|-Rn|=Reとしてgm値を低減することにより高調波の発生を抑圧してノイズの低減を行う。

請求項（抜粋）：

フェーズロックループ発振回路であるPLL発振回路のノイズ低減方法において、定常時に相互コンダクタンスを小さくするステップを有することを特徴とするPLL発振回路のノイズ低減方法。

IPC (3件)：

H03L 7/18 ,  H03B 5/32 ,  H03L 7/08

FI (3件)：

H03L 7/18 Z ,  H03B 5/32 D ,  H03L 7/08 G

引用特許：

審査官引用 (3件)

• 特表平5-501181
  
• 特開平3-159420
  
• 特開昭52-097659