特許

J-GLOBAL ID：200903043825914613

基板の製造方法

発明者： 松尾 睦
出願人/特許権者： エプソンイメージングデバイス株式会社
代理人 (2件)： 上柳 雅誉 ,  宮坂 一彦
公報種別：公開公報
出願番号（国際出願番号）：特願2006-264506
公開番号（公開出願番号）：特開2008-083495
出願日： 2006年09月28日
公開日（公表日）： 2008年04月10日
要約：

【課題】基板の表面又はそこに形成された導電膜等のパターンに不良を発生せることなくその基板の両面にパターン形成を行うことができる基板の製造方法を提供する。【解決手段】基板の第1面にp-ITO膜をスパッタによって形成する工程P4と、p-ITO膜上に第1レジストを形成しp-ITO膜をパターニングして第1透光性電極を形成する工程P5と、第1レジストを除去する工程P6と、基板の第1面上であって第1透光性電極を覆う形状に保護膜を形成する工程P7と、基板の第2面にa-ITO膜をスパッタによって形成する工程P9と、a-ITO膜上に第2レジストを形成しa-ITO膜をパターニングして第2透光性電極を形成する工程P10と、基板を分割する分割工程Q3と、分割工程Q3の後に保護膜及び第2レジストを除去する工程P13とを有する基板の製造方法である。【選択図】図4

請求項（抜粋）：

基板の一方の面に第1の導電膜を形成する第1導電膜形成工程と、 前記第1導電膜上に第1レジスト膜を形成し、前記第1導電膜をパターニングして第1 の導電パターンを形成する第1パターニング工程と、 前記第1レジスト膜を除去する第1レジスト膜除去工程と、 前記基板の一方の面上であって前記第1導電パターンを覆う形状に保護膜を形成する保 護膜形成工程と、 前記基板の他方の面に第2の導電膜を形成する第2導電膜形成工程と、 前記第2導電膜上に第2レジスト膜を形成し、前記第2導電膜をパターニングして第2 の導電パターンを形成する第2パターニング工程と、 前記基板を分割する分割工程と、 前記分割工程の後に前記保護膜を除去する保護膜除去工程と、 前記分割工程の後に前記第2レジスト膜を除去する第2レジスト膜除去工程と を有することを特徴とする基板の製造方法。

IPC (4件)：

G09F 9/30 ,  H01B 13/00 ,  H05K 3/00 ,  G02F 1/134

FI (5件)：

G09F9/30 338 ,  H01B13/00 503B ,  H01B13/00 503D ,  H05K3/00 X ,  G02F1/1345

Fターム (15件)：

2H092GA40 ,  2H092GA42 ,  2H092GA45 ,  2H092GA50 ,  2H092HA18 ,  2H092NA27 ,  2H092NA29 ,  5C094AA31 ,  5C094AA42 ,  5C094BA43 ,  5C094CA19 ,  5C094GB10 ,  5G323BA02 ,  5G323BB05 ,  5G323CA05

引用特許：

出願人引用 (1件)

• 液晶装置及びその製造方法並びに電子機器
  公報種別：公開公報   出願番号：特願2001-062994   出願人：セイコーエプソン株式会社