マイクロプロセッサ式カード内で実行済作業をマスキングするための装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：太田恵一
公報種別：公表公報
出願番号（国際出願番号）：特願2000-538317
公開番号（公開出願番号）：特表2002-508549
出願日： 1999年03月16日
公開日（公表日）： 2002年03月19日
要約：

【要約】本発明は、マイクロプロセッサ式カードおよび、そのようなカード内において、消費電流分析による不正侵入に対してカード内で実行された作業をマスキングするための様々な装置に関するものである。本発明は、消費電流を変更する装置(20)をカード内に付け加え、実行された作業をマスキングする積分によって該消費電流を平均化すること、または乱数信号ジェネレータ(28)によって乱数値を該消費電流に加えるということにある。一つの変形においては、メモリEEPROM内でのセキュリティ化作業および書込みを同時に実行することを想定し、同メモリはセキュリティ化しなければならない作業をマスキングするカオス的電流の変動を作り出す。

請求項（抜粋）：

チップカードの積分用構成要素によって実行済作業をマスキングするための装置であって、前記作業の実現の際に、前記構成要素の電流消費を変更するための少なくとも一つの手段(20,30,28,26)を有することを特徴とする装置。

IPC (3件)：

G06K 19/073 , G06F 12/14 320 , G06F 12/14

FI (3件)：

G06F 12/14 320 A , G06F 12/14 320 D , G06K 19/00 P

Fターム (6件)：

5B017AA07 , 5B017BB03 , 5B017CA11 , 5B035AA13 , 5B035BB09 , 5B035CA11

前のページに戻る