特許
J-GLOBAL ID：200903043840421313
不揮発性半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平9-112407
公開番号（公開出願番号）：特開平10-302491
出願日： 1997年04月30日
公開日（公表日）： 1998年11月13日
要約：
【要約】【課題】デコーダ回路のレイアウト面積を小さくできる不揮発性半導体記憶装置を実現する。【解決手段】隣接する2行のメモリストリングに対応して、アドレス信号を受けて動作モードに応じたレベルの選択信号を生成するメインローデコーダ120,122と、2行のメモリストリングに存するメモリトランジスタに接続された対応するワード線を動作モードに応じて設定された共通の駆動電圧供給線に接続し、各行のメモリストリングの選択トランジスタST0および選択トランジスタST1のゲート電極を動作モードに設定される異なる駆動電圧供給線にそれぞれ接続する転送ゲート群130A,132Aと、各メモリストリングの選択トランジスタST1が接続されたソース線SL0,SL2を動作モードに応じて所定電位に保持するソース線駆動回路140,142とを設ける。
請求項（抜粋）：
メモリトランジスタが複数個接続され、その一端および他端にはゲート電圧に応じて導通状態が制御される第1の選択トランジスタおよび第2の選択トランジスタが接続されたメモリストリングがマトリクス状に配置され、同一行のメモリトランジスタの制御ゲートが共通のワード線に接続され、同一列のメモリストリングの第1の選択トランジスタが共通のビット線に接続されてなる不揮発性半導体記憶装置であって、同一行のメモリストリングにおける上記第2の選択トランジスタは共通のソース線に接続され、少なくとも2行のメモリストリングに対応して一つ設けられ、アドレス指定に基づいて当該2行のメモリストリングに存するメモリトランジスタに接続された対応するワード線に動作モードに応じて共通の駆動電圧を印加し、各行のメモリストリングの第1の選択トランジスタおよび第2の選択トランジスタの導通制御を動作モードに応じて個別に行い、かつ、各メモリストリングの第2の選択トランジスタが接続されたソース線を動作モードに応じて所定電位に保持するデコーダ回路を有する不揮発性半導体記憶装置。
IPC (2件)：
FI (2件)：
G11C 17/00 633 A
, G11C 17/00 622 E
