特許

J-GLOBAL ID：200903043861021005

半導体装置の製造方法

発明者： 大吉 啓司
出願人/特許権者： 日本板硝子株式会社
代理人 (1件)： 大野 精市
公報種別：公開公報
出願番号（国際出願番号）：特願平3-173587
公開番号（公開出願番号）：特開平6-045328
出願日： 1991年07月15日
公開日（公表日）： 1994年02月18日
要約：

【要約】【目的】 半導体プロセスにおける層間絶縁膜のリフロ-行程の低温化を図ることのできる半導体装置の製造方法を提供する。【構成】 Siウエハ上にSiO2膜、ゲ-ト電極、ソ-スおよびドレインを形成する。次に層間絶縁膜(SiO2)を500nmの膜厚で堆積する。珪素イオンと酸素イオンをイオン注入して層間絶縁膜のリフロ-を行う。【効果】 本発明によれば、電子デバイス製造プロセスにおけるリフロ-技術の低温化が実現できる。

請求項（抜粋）：

ゲート絶縁膜、層間絶縁膜または保護膜を有する半導体装置の製造方法において、前記ゲート絶縁膜、層間絶縁膜または保護膜の表面を、金属または非金属の少なくとも1種をイオン注入することにより平坦化することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/3205 ,  H01L 21/265 ,  H01L 21/316 ,  H01L 29/784

FI (3件)：

H01L 21/88 K ,  H01L 21/265 W ,  H01L 29/78 301 F