特許
J-GLOBAL ID：200903043877595052
マルチポートメモリ
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-029331
公開番号（公開出願番号）：特開平7-240095
出願日： 1994年02月28日
公開日（公表日）： 1995年09月12日
要約：
【要約】【目的】この発明の目的は、メモリセルの面積の増大を抑えて、データの読出し速度を高速化することが可能なマルチポートメモリを提供する。【構成】データの書込み時、書込み用ワード線WWLを活性化すると転送用トランジスタTT1、TT2を介してビット線BL1、/BL1からインバータ回路I1、I2にデータが書込まれる。データの読出し時、読出し用ワード線RWL1、RWL2のうちのいずれか一方を活性化する。読出し用ワード線RWL1を活性化した場合、選択用トランジスタST1がオンとなり、読出し用トランジスタRT1はインバータ回路I1に記憶されたデータに応じてオンまたはオフとなるため、インバータ回路I1に記憶されたデータがビット線BL1に読出される。
請求項（抜粋）：
第1、第2の記憶ノードを有し、データを記憶する記憶手段と、電流通路の各一端が前記記憶手段の第1、第2の記憶ノードにそれぞれ接続され、電流通路の各他端が第1のビット線及び第2のビット線にそれぞれ接続され、ゲートが書込み用ワード線接続された一対の転送用トランジスタと、電流通路の一端が前記第1のビット線に接続され、ゲートが第1の読出し用ワード線に接続された第1の選択用トランジスタと、電流通路の一端が前記第1の選択用トランジスタの電流通路の他端に接続され、電流通路の他端が所定の電位に接続され、ゲートが前記記憶手段の第2の記憶ノードに接続された第1の読出し用トランジスタと、電流通路の一端が前記第3のビット線に接続され、ゲートが第2の読出し用ワード線に接続された第2の選択用トランジスタと、電流通路の一端が前記第2の選択用トランジスタの電流通路の他端に接続され、電流通路の他端が所定の電位に接続され、ゲートが前記記憶手段の第2の記憶ノードに接続された第2の読出し用トランジスタとを具備することを特徴とするマルチポートメモリ。
FI (2件)：
G11C 11/34 K
, G11C 11/40 B
