薄膜半導体装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：鈴木喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-068328
公開番号（公開出願番号）：特開平5-275449
出願日： 1992年03月26日
公開日（公表日）： 1993年10月22日
要約：

【要約】【目的】フォト工程を増やすことなく薄膜トランジスタのリーク電流を低減することを目的とする。【構成】コンタクトホールを開けてからイオン注入することによってソース、ドレイン領域を形成する。この時、ゲート電極端とコンタクトホール端との距離を1μm以上3μm以下とすることによって、オフセットゲート構造を形成する。【効果】 SiO2膜を通さずにイオン注入するのでノックオン効果が防止され、酸素原子あるいは窒素原子がソース、ドレイン領域へ押し出されなくなる。その結果、欠陥密度が低減されリーク電流が従来に比べて低減する。また、簡単な工程でオフセットゲート構造が形成される。

請求項（抜粋）：

絶縁性非晶質材料上に形成されたソース、ドレイン領域を有する絶縁ゲート型薄膜半導体装置の製造方法に於て、[a] 絶縁性非晶質材料上に第1の半導体層を形成し、該半導体層上にゲート絶縁膜を成膜する工程、[b] 前記ゲート絶縁膜上にゲート電極を形成する工程、[c] 層間絶縁膜を積層する工程、[d] 前記第1の半導体層とのコンタクトを形成するために、フォト工程により、前記層間絶縁膜およびゲート絶縁膜にコンタクトホールを形成する工程、[e] 前記第1の半導体層にリン(P)、ヒ素(As)等のドナー型不純物、あるいはボロン(B)等のアクセプター型の不純物をイオン注入することにより、ソース領域、およびドレイン領域を形成する工程を少なくとも有することを特徴とする薄膜半導体装置の製造方法。

IPC (4件)：

H01L 21/336 , H01L 29/784 , H01L 21/265 , H01L 27/12

FI (2件)：

H01L 29/78 311 P , H01L 21/265 A

引用特許：

審査官引用 (3件)

特開昭63-066970
特開昭64-049270
特開昭58-115864

前のページに戻る