特許

J-GLOBAL ID：200903043900427545

同時変化出力によるノイズの低減回路

発明者： 伊藤 明 ,  末永 文洋
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平6-038970
公開番号（公開出願番号）：特開平7-249976
出願日： 1994年03月10日
公開日（公表日）： 1995年09月26日
要約：

【要約】【目的】 本発明は、MOSトランジスタ構成LSIの出力回路の同時変化出力により発生する基準電位のふらつきで発生するノイズを抑制する同時変化出力によるノイズの低減回路を提供することを目的とする。【構成】 出力バッファ15の前段に、データを遅延させる処理回路10と、処理回路10の動作タイミングを制御する遅延手段20を設け、外部操作による遅延手段20からの制御により、処理回路10の動作タイミングを通常タイミングか遅延タイミングかのいずれかに切替えるように構成する。

請求項（抜粋）：

複数のMOSトランジスタ構成LSIの出力バッファの同時出力変化により発生するノイズを抑制するノイズ低減回路であって、出力バッファ(15)の前段に、データを遅延させる処理回路(10)と、該処理回路(10)の動作タイミングを制御する遅延手段(20)を設け、外部操作による該遅延手段(20)からの制御により、該処理回路(10)の動作タイミングを切替えることを特徴とする同時変化出力によるノイズの低減回路。

IPC (3件)：

H03K 19/0175 ,  H03K 17/16 ,  H03K 17/693