特許
J-GLOBAL ID:200903043922613148
積層型セラミック電子部品の製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
小柴 雅昭
公報種別:公開公報
出願番号(国際出願番号):特願2002-000629
公開番号(公開出願番号):特開2003-204155
出願日: 2002年01月07日
公開日(公表日): 2003年07月18日
要約:
【要約】【課題】 積層型セラミック電子部品の製造方法において、導体膜を形成した後、ビアホール導体を形成するため、スクリーン印刷法によって貫通孔に導電性ペーストを充填しようとすると、導体膜の厚みに起因して、セラミックグリーンシートに微小な凹凸が生じ、これにスクリーン版の変形が追従し得ず、貫通孔の周囲において導電性ペーストによるにじみが生じることがある。【解決手段】 導体膜12を形成する工程とビアホール導体14を形成するため貫通孔13に導電性ペースト23を充填する工程との間に、たとえば1対のローラ31および32により、セラミックグリーンシート11を厚み方向にプレスする工程を実施する。
請求項(抜粋):
複数枚のセラミックグリーンシートを用意する工程と、複数枚の前記セラミックグリーンシートの特定のものの特定の部分上に導体膜を形成する工程と、複数枚の前記セラミックグリーンシートの特定のものに貫通孔を設ける工程と、ビアホール導体を形成するため、前記貫通孔に導電性ペーストを充填する工程と、複数枚の前記セラミックグリーンシートを積層し、次いで積層方向にプレスすることによって、生の積層体を作製する工程と、前記生の積層体を焼成することによって、焼結後の積層体を得る工程とを備える、積層型セラミック電子部品の製造方法であって、少なくとも1枚の前記セラミックグリーンシートについて、前記貫通孔に導電性ペーストを充填する工程は、前記導体膜を形成する工程の後に実施され、かつ前記導体膜を形成する工程と前記貫通孔に導電性ペーストを充填する工程との間に、前記セラミックグリーンシートを厚み方向にプレスする工程をさらに備える、積層型セラミック電子部品の製造方法。
IPC (4件):
H05K 3/46
, H01G 4/30 311
, H05K 1/11
, H05K 3/40
FI (6件):
H05K 3/46 H
, H05K 3/46 N
, H05K 3/46 X
, H01G 4/30 311 Z
, H05K 1/11 N
, H05K 3/40 K
Fターム (38件):
5E082AB03
, 5E082BC38
, 5E082EE04
, 5E082EE35
, 5E082FG06
, 5E082FG26
, 5E082JJ03
, 5E082JJ15
, 5E082LL01
, 5E082LL02
, 5E082MM22
, 5E082PP07
, 5E082PP09
, 5E317AA24
, 5E317BB04
, 5E317BB11
, 5E317CC22
, 5E317CC25
, 5E317CD21
, 5E317CD31
, 5E317GG14
, 5E346AA12
, 5E346AA15
, 5E346AA35
, 5E346AA38
, 5E346AA43
, 5E346BB01
, 5E346CC17
, 5E346CC31
, 5E346DD02
, 5E346DD34
, 5E346EE24
, 5E346FF18
, 5E346GG06
, 5E346GG08
, 5E346HH11
, 5E346HH26
, 5E346HH33
前のページに戻る