特許

J-GLOBAL ID：200903043954565374

パターン形成方法

発明者： 鏡 一郎 ,  齋藤 尚紀
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願2002-187072
公開番号（公開出願番号）：特開2004-029482
出願日： 2002年06月27日
公開日（公表日）： 2004年01月29日
要約：

【課題】パターンの疎密に依存せず、設計値に対する線幅精度の良好なパターンを得ることが可能なパターン形成方法を提供する。【解決手段】基板1の表面層に対して、レジストパターンをマスクに用いたパターンエッチングを施すパターン形成方法において、基板1表面のパターン形成領域を、パターンの形成密度に応じて密な第1領域2aと疎な第2領域2bとに分割する。その後、第1領域2aに対してレジストパターンをマスクに用いたパターンエッチングを施し、これとは別工程で第2領域2bに対してレジストパターンをマスクに用いたパターンエッチングを施す。【選択図】 図1

請求項（抜粋）：

基板の表面層に対して、レジストパターンをマスクに用いたパターンエッチングを施すパターン形成方法において、 基板表面のパターン形成領域を、パターンの形成密度に応じた複数の領域に分割する工程と、 分割された複数の領域のうち、パターンの形成密度が同程度の領域毎にパターンエッチングを施す ことを特徴とするパターン形成方法。

IPC (3件)：

G03F1/08 ,  G03F7/40 ,  H01L21/027

FI (5件)：

G03F1/08 A ,  G03F1/08 D ,  G03F7/40 521 ,  H01L21/30 514A ,  H01L21/30 514B

Fターム (8件)：

2H095BB01 ,  2H095BB14 ,  2H095BB36 ,  2H095BC09 ,  2H096AA24 ,  2H096HA25 ,  5F046AA11 ,  5F046AA17